פורטל תעשיית השבבים בישראל מבית מגזין

פורטל תעשיית השבבים בישראל מבית מגזין

צ'יפורטל - פורטל של תעשית השבבים בישראל
לימודים - כותרת ראשית

ASIC Designer - 6 months

Course objectives

Teach FE FPGA/ASIC Engineers the complete and advanced subjects of the ASIC design flow (Integration, Synthesis, STA, DFT etc...) The course is beneficiary to any FE engineer who wants to learn or strengthen his knowledge in Chip Level Design (Top Level Synthesis, DFT, STA, GLS etc)

Course organization

The class takes place in Ramat-Gan (Near Tel-Aviv central railway station) once a week either during working days (between 5-10 p.m.) or on Friday (between 9 a.m. - 2 p.m.). The course is 6 months long and includes a real design project and a graduation exam.



מעוניינים לקבל מידע נוסף או פרטים נוספים - השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
מעוניינים לקבל מידע נוסף? השאירו לנו את הפרטים שלכם
שם:
דוא"ל:
טלפון נייד:
טלפון במשרד:
חברה:
מתעניין בקורס:
.

שדרת הלוגואים

  • 1-Synopsys_Logo_HQ
  • 2-Umclogo
  • 3-EMC
  • 1
  • 5-Gary
  • 6-SIA
  • 7-muadon-shovevim
  • 8-Logo_Chipex
  • 9-Chiportal_logo_HR
  • 10-TAPEOUT_Logo
 
www.Deezee.co.il בניית אתרים בעצם גלישתכם באתר הכנם מסכימים לתנאי השימוש בו - לחצו כאן לקריאת תנאי השימוש - כל הזכויות שמורות Chiportal (c) 2010


CHIPORTAL RSS FEEDS
כל החדשות
מאמרים ומחקרים
מוצרים חדשים והודעות לעיתונות