פורטל תעשיית השבבים בישראל מבית מגזין

פורטל תעשיית השבבים בישראל מבית מגזין

צ'יפורטל - פורטל של תעשית השבבים בישראל
חדשות מתעשיית השבבים בישראל
_
 

סינופסיס מכריזה על הרחבת פתרון הבדיקה וניתוח ה-yield שלה עבור פגמים ספציפיים ב-FinTEF. זאת, במטרה לאפשר רמה גבוהה יותר של בדיקה, תיקון, דיאגנוסטיקה וניתוח yield עבור מערכות מתקדמות על גבי שבב (SoCs) ב-7 ננו-מטר. במטרה לשפר את היקף הכיסוי של הפגמים, סינופסיס מקיימת שיתופי פעולה עם מספר חברות סמיקונדקטורים לקידום של שיטות בדיקה ודיאגנוסטיקה עבור רכיבי לוגיקה, זיכרון ורכיבי סיגנל מעורב במהירות גבוהה, המיועדים לייצור בתהליכים של 7 ננו-מטר. שיתופי פעולה אלה מאפשרים פריסה מהירה של פונקציונליות חדשה בפתרון הבדיקה מבוסס הסינתזה של סינופסיס, שכולל את TetraMAX II ATPG, DesignWare STAR Memory System ו-DesignWare STAR Hierarchical System.

חברות סמיקונדקטורים מובילות שמפתחות יכולות תכנון לתהליכי הייצור החדשים ב-7 ננו-מטר עומדות בפני אתגרים גוברים של איכות בדיקה וניהול yield. בכדי לטפל באתגרים אלה, פתרון הבדיקה של סינופסיס מספק מספר טכנולוגיות חדשניות המטפלות בפגמים המופיעים בתדירות גבוהה יותר בטכנולוגיות תהליך חדשות. עבור רכיבים לוגיים, טכנולוגיות מידול חדשות דוגמת resistance sweeping, משפרות את היכולת לבצע בדיקות מבוססות slack ומודעות לתאים (cell-aware) בכדי לאתר פגמים כמו גשרים חלקיים בתוך התא (intra-cell partial bridges) הנפוצים יותר בתהליכי FinFET מתקדמים. עבור בדיקה ותיקון של זיכרונות משובצים, פתרון ה-STAR Memory System כולל אלגוריתמים תפורים המבוססים על למידת סיליקון במפעלי ייצור הסיליקון המובילים בתעשייה, בכדי לאתר ולתקן פגמים שמתבטאים ב-resistive fin shorts, fin opens ו-gate-fin shorts. יתרה מכך, מערכת ה-DesignWare STAR Hierarchical System מאפשרת תבניות בדיקה לייצור ולאפיון בכיסוי גבוה בכדי לממש DesignWare PHY IP באופן יעיל בהיררכיית המערכת על גבי שבב (SoC).

בכדי להאיץ את הדיאגנוזה של בעיות yield ב-7 ננו-מטר, ניתן לבצע בידוד של פגמים לאזורים ספציפיים בתוך תאי תכנון, באמצעות תמיכה של תיאורים מודעים לתאים (cell-aware) במסד הנתונים המשותף לפתרונות ה-TetraMAX II ATPG וה-Yield Explorer. השילוב בין שיפורים בבדיקה ובדיאגנוסטיקה מחזקים את היכולת לאתר פגמי 7 ננו-מטר ומזרזים את ניתוח הכשלים ואת הגברת ה-yield בסביבות ייצור.

"העלייה במורכבות ובגיוון של התהליכים בתהליכי FinFET ב-7 ננו-מטר דורשת טכנולוגיות משופרות לבדיקה ול-yield", אמר ג'ון קוטר, סגן נשיא לשיווק IP ותכנון אבות טיפוס בסינופסיס. "צוותי תכנון ה-IP שלנו ממנפים את פתרונות הבדיקה, התיקון והדיאגנוסטיקה של ה-TetraMAX ATPG, ה-STAR Memory System וה-STAR Hierarchical System, בכדי לסייע ללקוחות רבים שמתכננים בעזרת IP המיועד לטכנולוגיית 7 ננו-מטר לשפר את איכות המוצר וה-yield שלהם תוך קיצור הזמן לשיווק שלהם".

"כספקית מובילה של פתרונות מקיפים לבדיקה ול-yield, סינופסיס מחויבת לסייע למתכננים לעמוד באתגרים הגוברים שלהם, הנוגעים לאיכות משופרת ולהגברה מהירה יותר של yield", אמר ביג'אן קיאני, סגן נשיא לשיווק מוצר ב-Design Group בסינופסיס. "באמצעות שיתופי הפעולה המתמשכים שלנו עם חברות סמיקונדקטורים מובילות ברחבי העולם, אנו מספקים פתרונות חדשניים אשר עונים על הדרישות הספציפיות של תהליכי FinFET מתקדמים. פתרונות חדשניים אלה יאפשרו ללקוחותינו לאמץ במהירות טכנולוגיות 7 ננו-מטר בכדי לעמוד במטרות של פיתוח מוצרי SoC (מערכת על גבי שבב) בביצועים גבוהים".

 

 

עוד בתחום תכנון אלקט

כתבות נוספות בתחום

‫תכנון אלק' (‪(EDA‬‬
סונדרל תרכוש את קבוצת IMGworks של אימג'יניישן
Immagination מסרה בתחילת החודש כי תמכור שניים מעסקי הליבה שלה, MIPS ו- Ensigma, לאחר שהודיעה באפריל כי קיבלה הודעה מהלקוחה הגדולה ביותר שלה, אפל, שלא...
קרא עוד
‫תכנון אלק' (‪(EDA‬‬
טויוטה בוחרת את NVIDIA, אינטל מרגישה לחץ
בקרב שמתפתח בין פלטפורמת מחשוב הבינה המלאכותית לרכב של אנווידיה ובין פלטפורמה של אינטל- מובילאיי, נראה שאנווידיה צוברת עכשיו תנופה
קרא עוד



תגובות (0)Add Comment
כתוב תגובה
 
 
יותר קטן | יותר גדול
 

security image
העתק תווים מוצגים


busy

שדרת הלוגואים

  • 1-Synopsys_Logo_HQ
  • 2-Umclogo
  • 3-EMC
  • 1
  • 5-Gary
  • 6-SIA
  • 7-muadon-shovevim
  • 8-Logo_Chipex
  • 9-Chiportal_logo_HR
  • 10-TAPEOUT_Logo
 
www.Deezee.co.il בניית אתרים בעצם גלישתכם באתר הכנם מסכימים לתנאי השימוש בו - לחצו כאן לקריאת תנאי השימוש - כל הזכויות שמורות Chiportal (c) 2010


CHIPORTAL RSS FEEDS
כל החדשות
מאמרים ומחקרים
מוצרים חדשים והודעות לעיתונות