Cadence ו־Intel Foundry הודיעו על הרחבת שיתוף הפעולה ביניהן סביב טכנולוגיות הייצור הבאות של אינטל, ובראשן Intel 14A. ההסכם, שנפרש על פני כמה שנים, נועד לחבר בין כלי התכנון, ה־EDA וה־Design IP של Cadence לבין פיתוח תהליך הייצור והאריזה של Intel Foundry, כדי להקל על לקוחות אינטל בתכנון שבבים מתקדמים למחשוב עתיר ביצועים ולמכשירים ניידים.

תכנון וייצור כבר לא מתקדמים בנפרד

במרכז ההסכם עומדת מתודולוגיית DTCO – Design Technology Co-Optimization. במקום לפתח תחילה תהליך ייצור ורק אחר כך להתאים אליו כלי תכנון, DTCO מחבר בין שני העולמות כבר בשלבים המוקדמים: כללי התכנון, ספריות ה־IP, מודלי הסימולציה ודרישות הביצועים נבנים ומתוקנים במקביל.

המטרה היא לשפר את שלושת המדדים המרכזיים של כל תהליך ייצור מתקדם: ביצועים, צריכת הספק ושטח שבב – PPA. ככל שהצמתים נעשים צפופים ומורכבים יותר, הפער בין מה שאפשר לצייר בכלי התכנון לבין מה שאפשר לייצר בפועל במפעל הופך לאחד הסיכונים המרכזיים בפרויקטים של שבבים.

Intel 14A כמבחן לאסטרטגיית הפאונדרי

Intel 14A הוא הדור שאמור להגיע אחרי Intel 18A, והוא חלק מרכזי בניסיון של אינטל לבסס את עצמה מחדש כשחקנית פאונדרי מתקדמת ללקוחות חיצוניים. באירוע Intel Foundry Direct Connect 2025 מסרה אינטל כי חילקה ללקוחות מובילים גרסה מוקדמת של PDK עבור 14A, וכי כמה לקוחות הביעו כוונה לפתח שבבי בדיקה על בסיס התהליך. אינטל גם ציינה כי 14A יכלול את PowerDirect, טכנולוגיית אספקת מתח ישירה הנשענת על PowerVia של Intel 18A.

בהודעת Cadence נאמר כי שתי החברות יעבדו יחד כדי להביא את Intel 14A למצב של PDKs מוכנים לייצור. כלומר, לא רק תמיכה תיאורטית בתהליך, אלא ערכת תכנון שמאפשרת ללקוחות להתחיל פרויקטים אמיתיים בביטחון גבוה יותר. ההסכם יכלול גם שימוש בתזרימי Agentic AI ובמוצרי הליבה של Cadence כדי לקצר זמני תכנון ולהפחית סיכונים.

חיזוק האקוסיסטם סביב אינטל

עבור Intel Foundry, ההסכם חשוב לא פחות מהטכנולוגיה עצמה. לקוחות פאונדרי אינם בוחרים רק תהליך ייצור; הם בוחרים אקוסיסטם שלם של כלי תכנון, ספריות IP, שירותי אימות, תזרים סופי ל־tape-out ויכולת להגיע בזמן לשוק. שיתוף פעולה עמוק עם ספקית EDA גדולה כמו Cadence הוא חלק מהמאמץ של אינטל להראות כי 14A לא יהיה רק צומת מתקדם על הנייר, אלא פלטפורמת תכנון שניתנת לשימוש על ידי חברות שבבים חיצוניות.

אנירוד דווגאן, נשיא ומנכ"ל Cadence, אמר כי הרחבת היחסים עם אינטל לשותפות עמוקה יותר היא “אבן דרך משמעותית” לשתי החברות. נאגה צ'נדראסקארן, סמנכ"ל בכיר ומנכ"ל Intel Foundry, אמר כי שילוב תהליכי הייצור והאריזה של אינטל עם כלי התכנון מבוססי ה־AI של Cadence יאפשר קו־אופטימיזציה עמוקה יותר עבור לקוחות הפאונדרי.

הפוסט Cadence ו-Intel Foundry מרחיבות שיתוף פעולה סביב תהליך Intel 14A הופיע לראשונה ב-Chiportal.

קיידנס ואנבידיה הודיעו במסגרת Computex 2026 על שלב חדש בשילוב סוכני בינה מלאכותית בתהליכי תכנון ואימות שבבים. ההכרזה מתמקדת ב-ChipStack AI Super Agent של קיידנס, מערכת סוכני AI שמיועדת לבצע חלקים משמעותיים מתהליך אימות התכנון ברמת RTL, אחד השלבים הארוכים והיקרים בפיתוח שבבים מתקדמים. לפי קיידנס, המערכת הורחבה ליכולת שהיא מכנה Level 5 autonomy – כלומר ביצוע עצמאי של תהליכי תכנון ואימות מורכבים, תוך אפשרות למהנדסים לעקוב, לכוון ולהתערב בעת הצורך.

הטענה המרכזית של קיידנס היא שהמערכת יכולה לקצר מחזור אימות RTL טיפוסי, שאורך כחמישה שבועות, לפחות מיום אחד בסביבות פריסה מתקדמות – האצה של יותר מפי 40. ההדגמה מתבססת על הרצת מאות סימולציות דינמיות באמצעות כלי Cadence, ובהם Xcelium Logic Simulation ו-Jasper Formal Verification, במסגרת תהליכי אימות של אנבידיה. חשוב לציין כי מדובר בנתון שמקורו בהודעת החברה ובהוכחת היתכנות מוקדמת, ולכן הוא אינו בהכרח משקף כל תכנון, כל צוות או כל סביבת עבודה.

לא רק צ’אטבוט למהנדסים

החידוש שעליו מדברות קיידנס ואנבידיה אינו שימוש כללי במודל שפה גדול, אלא שילוב של סוכן AI עם כלי EDA קיימים ומאומתים. שכבת הבינה המלאכותית מנהלת את הרצף: הבנת מפרטים, תכנון בדיקות, הרצת סימולציות, ניתוח תוצאות, איתור כשלים והצעת תיקונים. עם זאת, הפעולות עצמן נשענות על מנועי האימות של קיידנס, ולא על “ניחוש” חופשי של מודל שפה.

המערכת מבוססת על פורטפוליו ה-EDA של קיידנס, על מודלי NVIDIA Nemotron, ופועלת בתוך NVIDIA OpenShell – סביבת הרצה מבודדת לסוכנים אוטונומיים, שנועדה לאכוף בקרת מדיניות, הרשאות וגישה מבוקרת לכלים, לתשתיות ולנתוני תכנון רגישים. עבור תעשיית השבבים, שבה קניין רוחני הוא נכס קריטי, השילוב הזה חשוב לא פחות מהאוטומציה עצמה.

צוואר הבקבוק של אימות השבבים

אימות RTL הוא שלב שבו בודקים אם התכנון הלוגי של השבב אכן מתנהג כפי שנדרש לפני המעבר לשלבים יקרים יותר של מימוש פיזי וייצור. ככל ששבבי AI ומערכות על שבב הופכים גדולים ומורכבים יותר, מספר הבדיקות, התרחישים והחריגות האפשריות גדל במהירות. כתוצאה מכך, צוותי הפיתוח משקיעים זמן רב בהרצת סימולציות, בניתוח תקלות ובתיקון מקרי קצה.

במובן זה, ChipStack אינו מחליף את המהנדסים אלא משנה את נקודת הכובד של עבודתם: פחות כתיבת בדיקות חוזרת, פחות ניהול ידני של רגרסיות ופחות חיפוש ידני אחרי מקור הכשל; יותר הגדרת מטרות, פיקוח על התהליך וקבלת החלטות ארכיטקטוניות. זו גם הדרך שבה קיידנס מציגה את המערכת – מעבר מ-AI שמסייע למהנדס, ל-AI שמבצע משימות הנדסיות מוגדרות תחת בקרה.

ד"ר זיאד חנא, מנכ"ל מרכזי הפיתוח של Cadence בישראל וראש תחום ה-AI בקיידנס העולמית, אמר כי “מורכבות הסיליקון של מערכות הבינה המלאכותית עולה על קצב הגידול של כוח האדם ההנדסי, ולכן האוטונומיה הופכת כיום לצורך קיומי ולא רק לתוספת רצויה. התעשייה שלנו מתמודדת עם מחסור מובנה במהנדסים; הטכנולוגיה החדשה שהצגנו הופכת את העבודה השוחקת והחזרתית של שלב האימות לאוטומטית, ומאפשרת למהנדסים להתמקד בחדשנות, בארכיטקטורה ובאסטרטגיה בעלת ערך גבוה יותר”.

קיידנס ציינה כי יכולות Level 5 של ChipStack, יחד עם מסגרת התיאום AgentStack, צפויות להיות זמינות ללקוחות Early Access במחצית השנייה של 2026. המשמעות היא שהטכנולוגיה כבר עברה שלב הדגמה משמעותי, אך עדיין תיבחן בשטח לפני שתהפוך לכלי סטנדרטי בתהליכי פיתוח שבבים רחבים.

הפוסט קיידנס ואנבידיה מציגות סוכן AI לאימות שבבים: מקצר מחזור RTL משבועות לפחות מיום הופיע לראשונה ב-Chiportal.

מהפכת הבינה המלאכותית אינה משנה רק את הביקוש לשבבים. היא משנה גם את הדרך שבה מתכננים אותם. משה (מושיקו) אמר (Moshe Emmer), המוביל בקיידנס את תחום הצ'יפלטים ואת פיתוח Janus, ‏IP מסוג non-coherent NoC, מתאר את השינוי הזה משתי זוויות: מצד אחד, קיידנס מספקת פתרונות סיליקון שנדרשים לבניית מערכות AI. מצד שני, היא משלבת יכולות AI בתוך כלי התכנון עצמם, כדי לשנות את הדרך שבה מהנדסים מגיעים לסגירת תכנון, וריפיקציה ואופטימיזציה.

אמר עובד בקיידנס מעט יותר משנתיים ומשתייך ל-Silicon Solutions Group, חטיבה העוסקת בפתרונות סיליקון מקצה לקצה: מ-IP, דרך תתי־מערכות ועד פתרונות מותאמים ללקוחות, כולל שירותי תכנון של שבבים שלמים. לפני כן עבד במשך כ-20 שנה באינטל בישראל. לדבריו, אחד המאפיינים המרכזיים של עידן ה-AI הוא שהמגבלה אינה נמצאת רק בכוח החישוב, אלא גם בגישה לזיכרון. מערכות אימון והסקה זקוקות לרוחב פס גבוה, זמן השהיה נמוך ויכולת להזרים כמויות גדולות של נתונים אל המאיצים ומהם.

לכן, קיידנס משקיעה כיום בשורה של רכיבי IP וממשקים המיועדים לעולם הזה. אחד התחומים המרכזיים הוא זיכרון, ובמיוחד HBM, שהפך לרכיב קריטי במערכות AI מתקדמות. לצד זאת החברה מפתחת ממשקי תקשורת מהירים בין רכיבים, ובהם PCIe, Ethernet בקצבים גבוהים, SerDes ו-UCIe, שמאפשר חיבור מהיר בין צ'יפלטים שונים בתוך אותו מארז. המטרה היא לאפשר בניית מערכות AI שבהן רכיבי החישוב, הזיכרון והתקשורת עובדים כמערכת אחת צפופה ומהירה.

הצ'יפלטים הם אחד המוקדים המרכזיים בעבודתו של אמר. לדבריו, התחום עדיין חדש יחסית, אך הוא עובר תהליך מהיר של סטנדרטיזציה והנגשה. בעבר, שימוש בצ'יפלטים היה בעיקר נחלתן של חברות גדולות מאוד, שיכלו להרשות לעצמן אינטגרציה יקרה ולא תמיד סטנדרטית בתוך המארז. כעת, בזכות תקנים כמו UCIe, התקדמות בכלי התכנון ושיפור יכולות האינטגרציה אצל הפאונדריז, השימוש בצ'יפלטים הופך נגיש יותר גם לחברות קטנות ובינוניות.

בקיידנס רואים בצ'יפלט לא רק רכיב טכנולוגי, אלא גם שירות תכנוני. לקוח אחד יכול לבקש רק תכנון פיזי עבור ארכיטקטורה קיימת. לקוח אחר יכול לבקש פתרון מלא, מהארכיטקטורה ועד סיליקון עובד. יש מי שירצה לקבל GDS ולבצע את ה-tapeout בעצמו, ויש מי שיבקש לקבל שבב מתפקד. הגמישות הזו, לדברי אמר, היא חלק מהשינוי שעובר שוק הסיליקון.

לצד ביצועים ותקשורת, תחום נוסף שמקבל משקל גובר הוא אבטחה. אמר מציין כי קיידנס שילבה בתוך Silicon Solutions Group את חברת SecureIC הצרפתית, שנרכשה על ידי החברה, וכי יכולות האבטחה שלה כבר משולבות כחלק מהפתרונות שמוצעים ללקוחות. בעולם של צ'יפלטים ותתי־מערכות מורכבות, אבטחה אינה יכולה להיות תוספת מאוחרת. היא צריכה להיות חלק מארכיטקטורת המערכת.

הציר השני שבו מתמקדת קיידנס הוא הכנסת AI לתוך כלי ה-EDA עצמם. כאן הדגש עובר מ-AI כחומרה אל AI ככלי עבודה למהנדסים. אמר מתאר את הכיוון הזה כמעבר לעבודה ברמת הפשטה גבוהה יותר. במקום שהמהנדס יריץ כלי בודד, יבחר ידנית קונפיגורציות וינסה סדרה של ריצות, סוכני AI יכולים לסייע בבניית חלופות, בהרצת ניסויים מקבילים, בהמלצה על תצורות מתאימות ובקישור בין כלים שונים לאורך זרימת העבודה.

לדבריו, אחד השינויים החשובים הוא שהפתרונות החדשים אינם נשארים בתוך כלי יחיד. בעבר עולם ה-EDA היה מחולק לכלים נפרדים: כלי אימפלמנטציה, כלי ניתוח תזמון, כלי סגירת תכנון, סימולטורים, כלי דיבאג וכלי וריפיקציה. Agentic AI מחייבת אינטגרציה חזקה יותר בין הכלים האלה, משום שסוכן AI יעיל צריך להבין את התמונה הרחבה ולא רק פעולה נקודתית אחת. המטרה היא לאפשר למהנדס לעבוד מול מערכת שמסייעת לו לייעל את התכנון כולו, ולא רק להריץ פקודה בכלי מסוים.

לישראל יש תפקיד משמעותי במאמץ הזה של קיידנס. אמר מציין כי לקיידנס מרכז פיתוח חשוב בארץ, הכולל בין היתר את פיתוח Jasper, שאותו מוביל זיעד חנה, וכן פעילות משמעותית סביב שילוב Agentic AI בתוך כלי החברה. לדבריו, קבוצת Silicon Solutions Group משמשת במידה רבה כ-Customer Zero פנימי: אנשי התכנון של קיידנס משתמשים ביכולות החדשות ראשונים, מסייעים להגדיר את הסוכנים ומספקים משוב שמאפשר לשפר אותם לפני הגעה רחבה יותר ללקוחות.

תחומי פעילות נוספים בישראל כוללים וריפיקציה, VIP ו-Verisium. אף שאמר עצמו יושב באוסטין, טקסס, ולא מנהל צוות פיתוח בישראל, הוא מדגיש כי הוא עובד באופן הדוק עם הצוותים בארץ, בעיקר סביב לקוחות, מכירות ותמיכה טכנית. לדבריו, החיבור לישראל חשוב לו גם ברמה האישית, והוא רואה בהשתתפות בכנס בישראל בתקופה הנוכחית עניין בעל משמעות מעבר להיבט העסקי.

אחת התופעות שאמר רואה בכנסים ובמפגשים עם לקוחות בעולם היא פתיחה מחודשת של תחום הסיליקון גם בפני קבוצות קטנות. אם לפני עשור סטארט-אפ של חמישה או עשרה אנשים היה כמעט תמיד סטארט-אפ תוכנה, כיום ניתן לראות קבוצות קטנות שמקימות חברות סיליקון ומכוונות להגיע לשבב אמיתי. בעבר רק חברות עם כיסים עמוקים מאוד וארגוני פיתוח גדולים יכלו לדבר ברצינות על tapeout. כיום, בזכות התקדמות בכלי התכנון, נגישות גבוהה יותר לייצור ופתרונות IP ותכנון מוכנים יותר, גם חברות קטנות יכולות לקחת IP חדשני, לבנות סביבו סיליקון, להדגים אותו במעבדה ולעיתים להפוך אותו למוצר.

אמר רואה בכך התפתחות חיובית לתעשייה. ההייפר־סקיילרים והחברות הגדולות ימשיכו להיות לקוחות מרכזיים, אך הגיוון בשוק מביא חדשנות ממקומות חדשים. עבור קיידנס, המשמעות היא צורך לספק פתרונות שמתאימים לא רק לענקיות הטכנולוגיה, אלא גם לחברות צעירות שמבקשות להגיע מהר יותר לאב־טיפוס או למוצר סיליקון ראשון.

השלב הבא של עולם הצ'יפלטים צפוי להתרחב מעבר לדאטה סנטרים ולתשתיות AI. לפי אמר, בעולמות אלה הצ'יפלטים כבר צוברים תאוצה, אך בעולמות הקצה התהליך עדיין בתחילתו. כאשר צ'יפלטים נכנסים למערכות ניידות, כמו רכב, רובוט, רחפן או מערכת הגנה ניידת, נדרשות בדיקות נוספות מעבר לאמינות חשמלית ותרמית רגילה. צריך לוודא גם אמינות מכנית: שהחיבורים בין הצ'יפלטים לא ייפגעו בתנועה, ברעידות או בתנאי סביבה משתנים. אלה אתגרים חדשים יחסית, והם עדיין בתהליך התגבשות בתעשייה.

התמונה שמציג אמר היא של תעשייה שעוברת משבב יחיד למערכת סיליקון מורכבת יותר. זיכרון, תקשורת, אבטחה, צ'יפלטים, אריזה מתקדמת וכלי EDA מבוססי AI כבר אינם תחומים נפרדים. הם מתחברים למערכת אחת, שבה קצב החדשנות תלוי ביכולת לשלב בין ארכיטקטורה, IP, תכנון פיזי, וריפיקציה ותשתיות ייצור. עבור קיידנס, זהו בדיוק המקום שבו היא מבקשת למצב את עצמה: לא רק כספקית כלים, אלא כשותפה בבניית הדור הבא של הסיליקון לעידן הבינה המלאכותית.

הפוסט ChipEx2026: קיידנס מסמנת את השלב הבא בשבבים ל-AI: צ'יפלטים, זיכרון מהיר ו-Agentic AI בתכנון סיליקון הופיע לראשונה ב-Chiportal.

פרופ' פרדי גבאי, חבר סגל במכון להנדסת חשמל ופיזיקה יישומית באוניברסיטה העברית, יציג בכנס ChipEx2026 בתל אביב עבודה מחקרית העוסקת בשילוב בינה מלאכותית בתוך תהליך תכנון השבבים. גבאי הגיע לאקדמיה לאחר 27 שנים בתעשייה, בעיקר בתחום השבבים. רוב שנותיו בתעשייה עברו עליו במלנוקס (כיום Nvidia), שבה היה חלק מהצוותים הראשונים של החברה. בתפקידו האחרון שימש סמנכ"ל פיתוח שבבים וסמנכ"ל  Back-End. בשנתיים האחרונות הוא חוקר באוניברסיטה העברית, ובשנה האחרונה הקים בה את  VLSI Systems Research Lab  – מעבדה לפיתוח ולמחקר מערכות  VLSI.

המעבדה, שאותה מוביל גבאי יחד עם שרית שוימר, בכירה לשעבר באינטל עם 27 שנות ניסיון בתעשייה וכיום מנהלת המעבדה ושותפה למחקר, מונה כיום כעשרה סטודנטים לתואר שני ושלישי. תחומי המחקר שלה משקפים את המעבר של תעשיית השבבים לעידן שבו הביצועים לבדם אינם מספיקים. המעבדה עוסקת בארכיטקטורות מחשב, מאיצים חישוביים ל-Generative AI ול-Agentic AI, תכנון פיזי של שבבים, אמינות, הזדקנות טרנזיסטורים וכלים מבוססי AI שמטרתם לסייע למהנדסים בשלבי התכנון והאימות.

לדברי פרופ' גבאי, אחד מכיווני המחקר המרכזיים במעבדה הוא חישובים מקורבים (approximate computing). במקום לבצע כל פעולת כפל מטריצות בדיוק מלא, החוקרים מנצלים את העובדה שמודלי AI רבים עמידים לרעש ולשגיאות קטנות. גישה זו יכולה לחסוך שטח סיליקון, להאיץ ביצועים ולהפחית צריכת אנרגיה, תוך פגיעה קטנה יחסית בדיוק המודל. כיוון נוסף עוסק בהתמודדות עם “קיר הזיכרון” – צוואר הבקבוק שנוצר כאשר הגישה לזיכרון נעשית יקרה בהרבה מהחישוב עצמו מבחינת זמן ואנרגיה. כאן בוחנת המעבדה שימוש בדחיסה מאבדת מידע, שמקטינה את נפח הנתונים הנשמרים בזיכרון ואת רוחב הפס הנדרש לגישה אליהם.

העבודה שתוצג ב ChipEx2026 -אשר נעשתה יחד עם הסטודנטים עידו פרחומובסקי, מוחמד עומרי ואיתי יונתנוב, מתמקדת באתגר אחר, אך קשור: אמינות שבבים בשלבי התכנון הפיזי. אחת התופעות הקריטיות בשבבים מתקדמים היא Dynamic Voltage Drop – נפילת מתח דינמית בתוך השבב. כאשר אלמנטים לוגיים רבים מתמתגים בו־זמנית, הם מושכים זרם מרשת האספקה של השבב. מכיוון שברשת האספקה ובאריזת השבב קיימות התנגדות והשראות, משיכת הזרם גורמת לנפילת מתח מקומית. ירידה זו אינה משפיעה רק על התא הלוגי שמתמתג, אלא גם על סביבתו, ועלולה לגרום להאטה בתזמון, לשגיאות חישבויות ולבעיות אמינות.

בתהליכי הפיתוח המקובלים, בעיות מסוג זה נבדקות באמצעות סימולציות כבדות בכלי  EDA. אלה כלים מדויקים, אך הרצתם עשויה להימשך ימים ואף שבועות. בעיה נוספת היא שהתהליך מתבצע לעיתים בשלבים מאוחרים מאוד, סמוך ל-.tapeout  אם מתגלות בעיות בשלב זה, חלון הזמן לתיקון מצטמצם מאוד, והתיקון עלול להיות יקר ומורכב.

הפתרון שמציגים גבאי והסטודנטים במעבדתו הוא מודל מבוסס AI, שאומן על בסיס מערך נתונים גדול ונועד לזהות מוקדם אזורים בעייתיים מבחינת נפילות מתח דינמיות. לדברי גבאי, לאחר שלב האימון זמן הריצה של המודל מהיר פי 25 אלף לעומת הרצה מלאה בכלי סימולציה סטנדרטי, והדיוק שלו מגיע לכ-94%. המודל אינו מחליף את כלי ה- EDA ואינו מבטל את הצורך בסימולציות סופיות, אך הוא מאפשר למהנדסים לאתר מוקדם את הבעיות המרכזיות, למקד את הריצות הכבדות ולהקטין את הסיכון להפתעות בשלב ה- sign-off.

סיוע למהנדס, לא החלפתו

גבאי מתאר את הגישה הזו כ-AI Core Pilots –  טייסי משנה מבוססי בינה מלאכותית לכלי EDA . הדגש הוא על סיוע למהנדס, לא על החלפתו. בעולם שבו תכנון שבב מתקדם מייצר כמויות עצומות של לוגים, סימולציות ונתוני תכנון, חלק מהמידע הזה יכול להפוך לחומר גלם לאימון מודלים פנימיים. חברות שבבים, לדבריו, אינן חייבות להמתין עד שכל היכולות האלה ישולבו בכלים המסחריים. הן יכולות לפתח כבר כיום יכולות פנימיות, מבוקרות וממוקדות, שיזהו מוקדם בעיות חוזרות ויקצרו תהליכי פיתוח.

עם זאת, כניסת AI לתהליך תכנון השבבים אינה מפחיתה את הצורך במהנדסים בעלי עומק מקצועי. להפך. כאשר מודל מסמן אזור בעייתי או מציע תיקון, המהנדס חייב להבין אם ההמלצה נכונה, האם היא רלוונטית למבנה השבב ומה המשמעות שלה מבחינת תזמון, שטח, הספק ואמינות. לכן גבאי מדגיש גם את חשיבות האקספלנביליות (Explainable AI) – היכולת של מערכת AI להסביר מדוע סימנה בעיה מסוימת או מדוע המליצה על פעולה מסוימת. בתהליכי תכנון קריטיים, שבהם נדרשים אחריות, בדיקות והוכחת תקינות, כלי AI שאינם ניתנים להסבר יתקשו להשתלב באופן מלא.

הזווית הרחבה יותר של העבודה קשורה גם למקומה של האקדמיה בהכשרת כוח האדם לתעשיית השבבים. לדברי גבאי, תחום השבבים וה-VLSI מתפתח כיום באוניברסיטה העברית בצורה משמעותית. במכון להנדסת חשמל ופיזיקה יישומית לומדים כ-600 סטודנטים לתואר ראשון, ולצידם יותר מ-100 סטודנטים לתארים מתקדמים. המעבדה החדשה מבקשת למצב את עצמה כאחת המעבדות המובילות בארץ בתחום, והיא מקיימת שיתופי פעולה עם מעבדות נוספות בישראל ובעולם.

שיתופי הפעולה עם התעשייה הם חלק מרכזי במודל הפעולה של המעבדה. גבאי מציין כי המעבדה מצוידת בין היתר בטסטר שהתקבל כתרומה מחברת Teradyne וכי מודלי ה-AI שלה רצים על שרת DGX של אנבידיה שניתן למעבדה. נוסף על כך מתקיימים שיתופי פעולה הדוקים עם קיידנס וסינופסיס, הן במחקר והן בהכשרה אקדמית. חברות נוספות המעורבות בשיתופי פעולה או בתמיכה במחקר ובהכשרה כוללות את סמסונג, אינטל, Altera, אפל, RubyEDA וחברות נוספות בתעשייה.

המסר של גבאי לתעשייה הוא שהצורך בכוח אדם עמוק ומיומן רק הולך וגובר. תעשיית השבבים אינה זקוקה רק למהנדסים שמכירים את הכלים, אלא למהנדסים שמבינים את עקרונות התכנון, הפיזיקה, האמינות והאלגוריתמיקה שמאחורי הכלים. המעבדה באוניברסיטה העברית מבקשת למלא בדיוק את התפקיד הזה: להכשיר דור חדש של מהנדסים וחוקרים שמסוגלים לעבוד בחזית שבין סיליקון, כלי תכנון ובינה מלאכותית.

העבודה של גבאי ומעבדתו ממחישה כיוון רחב יותר בתעשייה: AI כבר אינה רק עומס עבודה שרץ על שבבים מתקדמים. היא מתחילה להפוך לכלי עבודה בתוך תהליך התכנון של אותם שבבים. אם בעשור האחרון תעשיית השבבים בנתה את התשתית למהפכת הבינה המלאכותית, בשנים הקרובות צפויה הבינה המלאכותית להשפיע יותר ויותר גם על הדרך שבה מתכננים, מאמתים ומייצרים את הדור הבא של השבבים.

הפוסט לקראת ChipEx2026: פרופ' גבאי יחשוף בכנס כיצד ניתן בעזרת בינה מלאכותית לזהות בעיות אמינות בשלבי התכנון המוקדמים הופיע לראשונה ב-Chiportal.

קיידנס וגוגל הודיעו על שיתוף פעולה שנועד להכניס יכולות של בינה מלאכותית סוכנתית אל תוך תהליכי תכנון ואימות שבבים. במסגרת המהלך, מודלי Gemini של גוגל ישולבו ב־Cadence ChipStack AI Super Agent, הפועל על גבי Google Cloud וזמין דרך Google Cloud Marketplace. ההכרזה פורסמה ב־15 באפריל 2026, ומצטרפת להשקת ChipStack עצמה מוקדם יותר השנה. (cadence.com)

המהלך אינו משנה את העובדה שתכנון שבבים נותר תהליך הנדסי מורכב, ארוך ויקר. שבב מודרני כולל מיליארדי ולעיתים עשרות מיליארדי טרנזיסטורים, ודורש שלבים רבים של כתיבת תיאור חומרה, בניית סביבת בדיקה, אימות פונקציונלי, ניהול רגרסיות, איתור שגיאות והכנה למסירה לייצור. לפי דיווח רויטרס מפברואר 2026, קיידנס הציגה את ChipStack ככלי שמנסה להתמודד בדיוק עם צוואר הבקבוק הזה, כאשר מהנדסים מקדישים חלק גדול מזמנם לכתיבה ובדיקה של קוד תכנון.

במקום להציג את הבינה המלאכותית כתחליף מלא למהנדסי שבבים, נכון יותר לראות את ChipStack כשכבת תזמור מעל כלי ה־EDA הקיימים של קיידנס. הסוכן אמור לפרש משימות, להפעיל כלי תכנון ואימות, לבנות בדיקות, לנהל רגרסיות ולסייע באיתור באגים. קיידנס מכנה את הארכיטקטורה הזו Mental Model: מנגנון שנועד לעגן את פעולת מודל השפה בתוך היכולות והכללים של כלי ה־EDA, כדי לצמצם את הסיכון לתוצרים לא מדויקים שמקורם במודל שפה בלבד.

שילוב Gemini מוסיף לשכבה הזו יכולות הנמקה ושפה טבעית מצד גוגל, לצד תשתית ענן גמישה להרצת עומסי עבודה כבדים. מבחינת חברות שבבים, המשמעות האפשרית היא לא “כפתור קסם” שמייצר שבב שלם, אלא סביבת עבודה שבה חלק מהמשימות החוזרות והמתישות בתכנון ובאימות יכולות להתבצע באופן אוטומטי יותר. קיידנס טוענת לשיפור של עד פי 10 בפרודוקטיביות בתחומים כמו תכנון דיגיטלי, פיתוח testbench, תכנון אימות, ניהול רגרסיות ואיתור שגיאות אוטומטי. חשוב להדגיש כי מדובר בנתון של החברה, ולא במדד עצמאי אחיד לכל סוגי הפרויקטים.

החשיבות של ההכרזה נובעת מהלחץ הגובר על תעשיית השבבים. הביקוש למעבדי AI, שבבי תקשורת, מערכות לרכב, מרכזי נתונים ומחשוב קצה מגדיל את המורכבות ההנדסית, בזמן שמספר מהנדסי התכנון המנוסים אינו גדל באותו קצב. לכן, גם שיפור חלקי בתהליכי אימות ודיבוג עשוי להיות בעל ערך כלכלי ניכר, משום שכל עיכוב בתכנון עלול לדחות tape-out ולייקר את הדרך לשבב עובד.

עם זאת, האתגר המרכזי יהיה מבחן האמון. בתכנון שבבים, טעות שלא מתגלה בזמן עלולה להוביל לסבב ייצור חוזר בעלות גבוהה מאוד. לכן, אימוץ של סוכני AI בתהליכי EDA צפוי להיות הדרגתי, תחילה במשימות מוגדרות היטב ובפיקוח מהנדסים, ורק לאחר מכן בשלבים רגישים יותר של התכנון. ההכרזה של קיידנס וגוגל מצביעה על כיוון ברור בתעשייה: בינה מלאכותית לא רק תרוץ על שבבים חדשים, אלא תשתתף יותר ויותר גם בתכנון הדורות הבאים שלהם.

הפוסט קיידנס וגוגל משלבות את Gemini בתכנון שבבים בעזרת סוכני AI הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence) (נאסד״ק: CDNS) הכריזה על השקת ChipStack AI Super Agent, שאותו היא מציגה כארכיטקטורת agentic workflow ראשונה מסוגה לאוטומציה של תכנון ואימות שבבים בצד הלקוח (Front-End). לפי החברה, המערכת מספקת שיפור תפוקה של עד פי 10 במשימות כמו כתיבת קוד תכנון (RTL) וסביבות בדיקה (testbenches), יצירת תוכניות בדיקה, תכנון והרצה של רגרסיות, דיבוג ואף תיקון בעיות אוטומטי.

המהלך מגיע על רקע עומס הולך וגובר על צוותי פיתוח שבבים: קיידנס ציינה שהמערכת נועדה להתמודד עם “המורכבות והקנה־מידה” של שבבים מודרניים, ובדיווח נפרד הוזכר כי צוותים עשויים להשקיע עד כ־70% מזמנם בכתיבה ובבדיקה של קוד תכנון/אימות.

מה הוכרז

לפי קיידנס, ChipStack AI Super Agent פועל כ”שכבת תזמור” שמפעילה מספר סוכני-AI (“מהנדסים וירטואליים”) על גבי כלי ה-EDA של החברה. הוא משתלב ביכולות AI קיימות של קיידנס, שלדבריה שימשו ביותר מ־1,000 תהליכי tapeout עד היום, כולל פלטפורמת האימות Verisium, כלי האופטימיזציה Cerebrus®, ופלטפורמת הנתונים וה-AI JedAI.

אנירוד דבגאן, נשיא ומנכ״ל קיידנס, מסר כי מדובר ביישום ישיר של בינה מלאכותית אג׳נטית בזרימות העבודה של הלקוחות, כדי לשחרר מהנדסים בכירים מעבודות חוזרות ולאפשר להם להתמקד בחדשנות.

איך זה עובד בפועל

בדפי המוצר של קיידנס מוסבר כי אחד המרכיבים המרכזיים הוא “Mental Model”: שכבת ידע שמרכזת מפרטים, נתוני תכנון וארטיפקטים של אימות לכדי “מקור אמת” עבור הסוכנים השונים. סביב המודל הזה פועלים סוכנים ייעודיים למשימות כמו אופטימיזציית RTL, אימות פורמלי (כולל יצירה של תכנית אימות ו-SVA), יצירה/שדרוג של סביבת UVM, בדיקות יחידה ב-SystemVerilog, דיבוג אוטונומי וניתוח סיבת שורש, ואף סוכן “Signoff” שמזהה בעיות מבניות ומציע תיקונים.

קיידנס מציגה את המערכת כחלק מגישת Intelligent System Design, שמשלבת תזמור AI, סימולציה מבוססת-עקרונות ומחשוב מואץ.

פריסה ראשונית ותמיכה במודלים

החברה מסרה שהפתרון נמצא כבר בשלבי הטמעה מוקדמים אצל שחקנים מרכזיים, ובהם Altera, NVIDIA, Qualcomm ו-Tenstorrent. קיידנס כללה בהודעה גם ציטוטים של לקוחות: באלטֶרה ציינו צמצום משמעותי של מאמץ אימות, בחלק מהתחומים “בערך פי 10”; בטנסטורנט דווח על קיצור זמן אימות של עד פי 4 בהערכה שנמשכה שלושה חודשים על כמה בלוקים קריטיים.

מבחינת מודלים, קיידנס מציינת תמיכה גמישה גם בענן וגם בסביבה מקומית (On-Prem), כולל NVIDIA Nemotron (ביחד עם התאמה באמצעות NVIDIA NeMo) וכן מודלים בענן כגון OpenAI GPT. בנוסף, לפי קיידנס המוצר זמין כעת במסלול Early Access.ל

הפוסט קיידנס משיקה את ChipStack: סוכן AI לתכנון ואימות שבבים ומבטיחה עד פי 10 תפוקה הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence) הכריזה ב-21-01-2026 על Cadence Tensilica HiFi iQ DSP IP – ליבת DSP (רישוי IP לשילוב בתוך שבבי SoC) שמיועדת להרצת עומסי עבודה של בינה מלאכותית קולית ועיבוד אודיו מתקדם במכשירים כמו סמארטפונים, מערכות בידור ברכב ומוצרי בידור ביתי.

הליבה החדשה שייכת לדור השישי של משפחת Tensilica HiFi, וקיידנס מציגה אותה כמענה לגל שימושים שדורשים עיבוד “תמיד פועל” ובזמן אמת: זיהוי מילת השכמה, ביטול רעשים, עיבוד מרחבי של שמע, וזיהוי דיבור שמתחבר לשכבות הבנה לשונית (NLP) – תוך עמידה במגבלות צריכת הספק של מכשירי קצה.

המעבר של חלק גדול מהעיבוד מהענן למכשיר (“on-device”) נובע בעיקר משלושה לחצים הנדסיים: זמן תגובה קצר, חיסכון באנרגיה והפחתת תלות בקישוריות/ענן. בהקשר הזה, קיידנס טוענת שהעומסים החדשים של Voice AI ואודיו “חווייתי” מעלים את רף החישוב גם בשלב העיבוד של השמע עצמו (ולא רק במנועי ה-AI הכלליים).

בהשוואה ל-Tensilica HiFi 5s, קיידנס מצהירה על שיפור של פי 2 בביצועי עיבוד גולמיים, פי 8 בביצועי AI, וחיסכון של יותר מ-25% בצריכת אנרגיה “ברוב עומסי העבודה”, לצד יותר מ-40% שיפור בביצועים במספר מקודדי אודיו. חשוב לזכור: אלה נתוני יצרן, והם תלויים במימוש, בתדרים, בזיכרון ובפרופיל העומס.

קיידנס מדגישה גם תמיכה בפורמטים כמו FP8 ו-BF16 להרצת מודלי Voice AI מתקדמים, ושיפור ב-אוטו-וקטוריזציה כדי לצמצם צורך באופטימיזציה ידנית בקוד.

אינטגרציה למפתחי SoC ולשוק הרכב

לפי החברה, ה-HiFi iQ יכול להריץ גם SLMs וגם LLMs “על ה-DSP עצמו”, ובמידת הצורך לעבוד לצד מאיצים כמו Cadence Neo NPUs או NPU ייעודי של הלקוח. בנוסף נמסר על תאימות לכלים/סביבות כמו NeuroWeave SDK, ‏TensorFlow Lite for Micro (TFLM), ‏LiteRT ו-ExecuTorch.

נקודה מעניינת לשוק הרכב היא שה-IP מסומן כמיועד ל-ISO 26262 (בטיחות תפקודית) – יעד שעשוי לפתוח דלת לשימושים קריטיים יותר בתוך מערכות רכב, מעבר לאינפוטיינמנט.

זמינות

קיידנס מציינת זמינות ל“לקוחות מובילים ושותפים” ברבעון הראשון של 2026, וזמינות כללית ברבעון שאחריו.

הפוסט קיידנס הכריזה על IP המיועד לבינה מלאכותית קולית במכשירי קצה הופיע לראשונה ב-Chiportal.

קיידנס (Cadence) הכריזה על אקוסיסטם חדש בשם Chiplet Spec-to-Packaged Parts – תהליך עבודה שמתחיל במפרט ומסתיים ב״חלקים ארוזים״ של צ׳יפלטים, במטרה לצמצם מורכבות הנדסית ולהאיץ זמן הגעה לשוק עבור לקוחות שמפתחים מערכות מבוססות צ׳יפלטים ליישומי בינה מלאכותית פיזית, מרכזי נתונים וחישוב עתיר־ביצועים (HPC). לפי החברה, האקוסיסטם מתבסס על שילוב של תכנון SoC, אוטומציה מונחת־מפרט, סטנדרטים לקישוריות die-to-die ומערך שותפים שיספקו רכיבי IP “מאומתים מראש” כדי להקטין סיכון בפרויקטים מורכבים.

בין שותפי ה-IP הראשונים שנכללים באקוסיסטם מציינת קיידנס את Arm, Arteris, eMemory, M31 Technology, Silicon Creations ו-Trilinear Technologies, לצד שותפת אנליזת הסיליקון proteanTecs. המיקוד הוא לא רק בכלי תכנון, אלא גם ביכולת “לחבר” צ׳יפלטים ממקורות שונים לארכיטקטורה אחת, תוך שמירה על תאימות תקנים והבטחת יכולת פעולה הדדית (interoperability).

למה צ׳יפלטים הפכו למילת מפתח ב-AI וב-HPC

במקום שבב יחיד עצום, ארכיטקטורות Multi-die וצ׳יפלטים מחלקות מערכת לשבבים קטנים יותר – למשל חישוב, קישוריות I/O, זיכרון או מאיצים ייעודיים – שמרכיבים יחד במארז מתקדם. השיטה הזו אמורה לאפשר גמישות בתכנון, שדרוג רכיבים בלי לתכנן הכול מחדש, ולעיתים גם שיפור בתפוקה (yield) ובהיבטי עלות, במיוחד כשמורכבות התהליך והמסכות עולה.

בהודעה נמסר כי דיוויד גלסקו (David Glasco), סגן נשיא בקבוצת הפתרונות החישוביים בקיידנס, הגדיר את המהלך כנקודת ציון בדרך שבה התעשייה בונה מערכות: “ארכיטקטורות Multi-die וארכיטקטורות מבוססות צ׳יפלט הופכות להיות יותר ויותר קריטיות… עם העלייה במורכבות תהליכי הפיתוח”, וציין שהרעיון הוא לספק ללקוחות נתיב אימוץ “בסיכון נמוך” באמצעות IP משולב ומאומת מראש בתוך אקוסיסטם שותפים.

אב־טיפוס סיליקון עם Samsung Foundry ותת־מערכת Arm Zena

כדי להפוך את ההבטחה לפרקטיקה, קיידנס הודיעה על שיתוף פעולה עם Samsung Foundry לייצור הדגמת אב־טיפוס מבוסס סיליקון של פלטפורמת Physical AI chiplet® של החברה. לפי ההודעה, ההדגמה תשלב מראש רכיבי IP של שותפים ותיבנה בתהליך SF5A של Samsung Foundry.

במקביל, קיידנס ו-Arm מרחיבות שיתוף פעולה ותשלבנה את תת־המערכת Arm® Zena Compute Subsystem (CSS) ונכסי IP נוספים כדי לחזק את פלטפורמת הצ׳יפלט ואת ה-Chiplet Framework. בחברה מציגים את Zena CSS כרכיב שיכול להתאים במיוחד לדרישות של edge AI “תובעני” – כלי רכב, רובוטיקה ורחפנים – שבהם ביצועים, יעילות אנרגטית ואמינות הם תנאי סף, ולא בונוס.

בהודעה מצוטט סוראז׳ גז׳נדרה (Suraj Gajendra), סגן נשיא מוצרים ופתרונות ביחידת “בינה מלאכותית פיזית” ב-Arm, שאמר כי העלייה בדרישות החישוביות ברכב וברובוטיקה מחייבת פתרונות סקלביליים עם יעילות גבוהה ואבטחה פונקציונלית כבר משלב התכנון, וכי שילוב Zena CSS בפלטפורמת קיידנס נועד “להאיץ את אימוץ הצ׳יפלט” ולהפחית את מורכבות הפיתוח.

גם סמסונג הדגישה את הזווית התעשייתית: טאיז׳ונג סונג (Taejoong Song), סגן נשיא לתכנון טכנולוגיית פאונדרי ב-Samsung Electronics, אמר כי השותפות אמורה “להמחיש” את המיצוב של SF5A ולסייע ללקוחות לבנות נתיבים אמינים לפתרונות סיליקון חדשניים ליישומי בינה מלאכותית פיזיים, כולל תכנון מתקדם לעולם הרכב.

סטנדרטים וכלי EDA: החיבור בין תכנון, אימות ואריזה

קיידנס מציגה את האקוסיסטם כתהליך end-to-end שמחבר בין אוטומציה מונחת־מפרט לבין זרימת EDA מלאה: סימולציה עם Xcelium Logic Simulation, אמולציה עם Palladium® Z3 Enterprise Emulation Platform, ותכנון פיזי עם משוב בזמן אמת שמכוון את שלבי ה-place-and-route כדי לקצר סבבי איטרציה.

במישור התקינה והקישוריות, ההודעה מדגישה תאימות לגישות מערכתיות של Arm ולכיוון עתידי של OCP Foundational Chiplet System, לצד שימוש ב-UCIe (Universal Chiplet Interconnect Express) של קיידנס לקישוריות die-to-die לפי תקן תעשייתי. במקביל מצוין “פורטפוליו פרוטוקולים” שמיועד להאיץ אינטגרציה של ממשקים מתקדמים, בהם LPDDR6/5X, DDR5-MRDIMM, PCI Express 7.0 ו-HBM4.

בשורה התחתונה, המסר של קיידנס הוא שהאתגר בצ׳יפלטים כבר לא רק “להנדס את החתיכות”, אלא לנהל אקוסיסטם שלם: לבחור IP, לוודא תאימות תקנים, לאמת בזמן סביר, ולהגיע לאריזה מתקדמת בלי ליפול על תקלות אינטגרציה בשלב מאוחר. אם המודל של “ממפרט עד אריזה” אכן יצליח להפוך חלק גדול מההחלטות והבדיקות לנתיב מוגדר מראש – הוא יכול לקצר פרויקטים ולהקטין אי־ודאות, בעיקר בשוק שבו חלונות הזדמנות ב-AI וב-HPC מתקצרים.

הפוסט המרוץ לשבבי בינה מלאכותית: קיידנס מציגה אקוסיסטם צ׳יפלטים “ממפרט ועד אריזה” עם סמסונג Foundry ו-Arm הופיע לראשונה ב-Chiportal.

בהרצאה טכנית שנשא נציג קיידנס במסגרת כנס 2025 TSMC Europe Open Innovation Platform (OIP) Ecosystem Forum, שהתקיים בשבוע שעבר באמסטרדם, הציגה החברה את דור זרימות התכנון החדש שלה לתהליך A16 של TSMC. לדבריו, כדי לעמוד בדרישות הביצועים, הצפיפות והאמינות של צמתי A16 ו-2 ננומטר, אין די בשיפור נקודתי של כלים – נדרש שילוב הדוק בין מיקום, ניתוב, אופטימיזציה, אנליזה תרמית ואימות פיזיקלי, כולל תמיכה מלאה במימוש הספק וקלוק בגב השבב (Backside) ובשימוש מערכתי ב-AI.

נקודת המוצא היא ספריות ה-Nanoflex של TSMC: תאי סטנדרט בגבהים שונים, מחלקות VT שונות ורמות שונות של צריכת הספק וביצועים. הגיוון הזה מעניק למתכננים גמישות רבה, אך מייצר אתגר גדול ל-EDA: אי אפשר עוד "לזרוק" תאים לרשת מיקום אחידה, מפני שלכל תא חוקים משלו, גובה ותתי-שילובים מותרים. ב-A16, הסביר נציג קיידנס, בחירת התא אינה רק שאלה של דרייב או דלף, אלא גם של חוקי מיקום – אחרת הצפיפות נפגעת בצורה משמעותית. ב-Innovus מנועי המיקום, הניתוב והאופטימיזציה משולבים כך שכל החלפת תא נעשית תוך מודעות למגבלות המיקום והניתוב המקומיות, וגם תעדיף לעיתים תא מעט גדול יותר אם ניתן ללגלז אותו באופן מקומי, כדי לשמור על פריסה צפופה וחוקית.

כדי להתמודד עם מורכבות חוקי התהליך, שילבה קיידנס עוזר בינה מלאכותית בתוך Innovus. מהנדס יכול לתאר בשפה טבעית, ברמה גבוהה, את רשת ההספק והקרקע שהוא מעוניין בה, וה-AI מייצר אוטומטית את קוד ה-Tcl וההגדרות המפורטות, בהתאם לכללי ה-PDK. כך ניתן להכניס רשתות הספק מורכבות בלי לשלוט בכל פרט של חוקי הגיאומטריה, ולהקטין את הסיכון לטעויות ידניות.

אחת ההשקעות הגדולות ל-A16 היא ב-Early Detailed Routing – ניתוב מפורט מוקדם. בעבר הסתפקו בגלובל רוטינג מהיר, אחריו חלוקת מסלולים לנתיבים ולבסוף ניתוב מפורט. בתהליכים המתקדמים, אמר הדובר, הדיוק של הניתוב המפורט נדרש כבר בשלבי האופטימיזציה הראשונים. קיידנס פיתחה מנוע ניתוב מפורט אינקרמנטלי מהיר במיוחד, המשולב כבר בשלב המוקדם, ו-TSMC מגדירה אותו כחלק ברירת המחדל ב-Reference Flow של A16. כך מקבלים מוקדם תמונה אמיתית של גישת פינים, צפיפות ניתוב וסיכוני צווארי בקבוק, ומפחיתים הפתעות בסוף הזרימה.

גם תחום האקסטרקציה עודכן. כלי האקסטרקציה Quantus, המשולב ב-Innovus, יודע לשלב בין מודל 2.5D מהיר המסוגל לחלץ פרזיטים למיליוני רשתות בשעה, לבין אקסטרקציה תלת-ממדית מדויקת לרשתות קריטיות כמו רשתות שעון או ממשקי DDR. אלגוריתמי למידת מכונה בוחרים אוטומטית אילו רשתות דורשות דיוק 3D ואילו יכולות להסתפק ב-2.5D, כדי לשמור על איזון בין דיוק לקצב ריצה – דבר שנעשה קריטי בצמתי A16.

ממד מרכזי נוסף הוא ניתוח תרמי. מנוע האנליזה התרמית Celsius מזין נתוני טמפרטורה ל-Quantus ולאמצעי ניתוח ההספק וה-IR של Voltus, וגם לכלי תזמון Tempus, כך שאקסטרקציה, IR-Drop וסטטיק טיימינג נעשים "מודעי טמפרטורה". מעבר לניתוח סגירה, אותם מנועים מחוברים גם ל-Innovus בזמן המימוש: כאשר מתגלה "Hot Spot" תרמי, מנוע המיקום יכול לפזר תאים, לשנות Floorplan או לרווח בלוקים פעילים במיוחד. כך התכנון הופך מתרמית-אנליטית בלבד לתרמית-אקטיבית – המטפלת בבעיות חום כבר במימוש, ולא רק בשלב הסופי.

על רקע מספרי הספריות, גובהי התאים וקומבינציות ה-Layer Stack בתהליך A16, עולה גם השאלה מהו השילוב האופטימלי לכל תכן. כאן נכנסת הבינה המלאכותית של Cerebrus: בגרסת הבלוק המערכת מריצה סדרות ניסויים אוטומטיים עם ספריות בגבהים שונים, Stackים שונים ויעדי PPA שונים, ומאתרת את השילוב המתאים לכל בלוק. ב-Cerebrus AI Studio, זרימת "סוכנים" היררכית, ה-AI מתכנן גם את ה-SoC כולו: סוכן לתכנון ראשוני ו-Floorplan עליון, סוכן ליישום הבלוקים וסוכן סגירה שעוסק ב-Timing Sign-off וב-ECO ברמת המערכת.

החידוש הדרמטי ביותר שתואר בהרצאה הוא זרימת המימוש בגב השבב (Backside Implementation) עם טכנולוגיית Super Power Rail. היום, רשתות ההספק העליונות ב-Frontside צריכות לרדת דרך "עמודי ויאס" עד לתאי הסטנדרט, מה שיוצר נפילות מתח והתנגשויות עם ניתוב האותות. בגישה החדשה, מסילות ההספק מועברות לשכבות ייעודיות בגב השבב, המזינות את התאים דרך המצע. כך ה-Frontside נשאר כמעט חופשי לאותות בלבד, הקונז’שן יורד ו-IR-Drop מצטמצם. TSMC מאפשרת גם העברת אותות שעון דרך גב השבב – למשל עצי H-Tree גלובליים – ולהתחבר קדימה לתאי Buffer מיוחדים בעלי פינים בשני הצדדים. רשתות אות ארוכות יכולות "לצלול" לגב השבב, לעבור מרחק רב בשכבות בעלות פרזיטים נמוכים ואז לחזור קדימה לנקודת היעד.

המעבר לזרימה תלת-ממדית אמיתית חייב לא רק מנוע ניתוב חדש ל-Backside, אלא גם עדכון בכל שרשרת האימות: אקסטרקציה, ניתוח IR, תזמון סטטי ואימות פיזיקלי. קיידנס ו-TSMC שיתפו פעולה כדי שזרימת ה-Super Power Rail ל-A16 תהיה מלאה ומוסמכת, וכיום ניתן לתכנן איתה באופן שוטף. בשלב הסופי נכנס לתמונה מנוע האימות הפיזיקלי Pegasus, הפועל במערך מבוזר על אלפי ליבות. הדובר הדגיש כי בתכן A16 אין מקום להמתין לסוף הזרימה כדי להפעיל כלי Sign-off: Pegasus In-Design מאפשר להכניס Fill, לבדוק חוקי מיקום ותשתיות הספק כבר בזמן המימוש, לזהות בעיות מוקדם ולחסוך סבבי ECO מאוחרים ויקרים.

לדבריו, כל הזרימה – מבחירת תאים דרך ניתוב מפורט מוקדם, ניתוח תרמי ועד מימוש גב-שבב – מוסמכת על ידי TSMC עבור תהליך A16 וזמינה כבר היום ללקוחות. המסר המרכזי למתכננים שיצאו מאולם ההרצאות באמסטרדם: בעידן A16 אי אפשר עוד להפריד בין מיקום, ניתוב, אופטימיזציה ואימות. יש צורך בזרימה משולבת, מונעת AI, שמטפלת בצפיפות, בהספק, בתזמון ובחום בו-זמנית – ובשני צדי הסיליקון.

הפוסט קיידנס הציגה בכנס TSMC באמסטרדם: זרימת תכנון חדשה ל-A16 עם הספק בגב השבב ו-AI מובנה הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence, נאסד"ק: CDNS), אחת מספקיות ה-EDA וה-IP הגדולות בעולם, הודיעה כי השלימה את רכישת חברת ה-cyber-security הצרפתית Secure-IC, המתמחה באבטחה משובצת (embedded security) למערכות על גבי שבב (SoC) ולמכשירים מחוברים. סכום הרכישה לא פורסם, אך קיידנס ציינה כי מדובר בעסקה שלא תשפיע מהותית על הכנסותיה ורווחיה בטווח הקצר.

על פי ההודעה, Secure-IC תהפוך לישות האבטחה הייעודית בתוך קיידנס ותוסיף לפורטפוליו החברה קניין רוחני (IP) לחומרת אבטחה, פתרונות תוכנה, וכלי בדיקת עמידות והערכות סיכון המיועדים לשלב התכנון, הייצור וההטמעה של שבבים ומערכות אלקטרוניות. האיחוד בין מנועי התכנון של קיידנס לבין יכולות האבטחה של Secure-IC נועד לספק ללקוחות פתרון "מ-chip ועד מערכת" – שבו האבטחה מובנית מעיצוב השבב ועד שירותי הענן שמנהלים את המוצר לאורך חייו.

Secure-IC, שהוקמה ב-2010 ומרכזה בעיר רן (Rennes) בצרפת, מתמקדת באבטחת מערכות משובצות ומכשירים מחוברים מפני מתקפות חומרה ותוכנה. היא מספקת IP לחומרת אבטחה (למשל root of trust, PUF, מודולי קריפטוגרפיה ואנטי-טמפר), רכיבי אבטחה משולבים (Secure Elements) ופלטפורמות בדיקה המאפשרות ללקוחות לבצע ניתוח תעלות צד, הזרקת תקלות וסוגי תקיפה פיזיים נוספים על שבבים ומערכות.(Secure-IC)

החברה בולטת גם בצד השירותים: היא מציעה ליצרנים ליווי בתהליכי הסמכה לפי תקנים כמו Common Criteria ו-EMV, שירותי "מעבדת תקיפה" לבדיקת שבבים, והדרכות וייעוץ ליישום אבטחה לאורך כל מחזור החיים של המוצר – משלב התכנון ועד הפעלה בענן.

מנקודת מבט של קיידנס, העסקה מחזקת מגמה קיימת: מעבר מתפקיד של ספקית כלי תכנון בלבד לספקית "פתרונות מערכת" – הכוללים גם בלוקים של IP, גם כלי סימולציה ואנליזה, וגם כעת שכבת אבטחה עמוקה ברמת החומרה. בשנים האחרונות החברה בנתה פורטפוליו IP רחב בתחומים כמו ממשקים מהירים, זיכרונות, DSP ו-AI-on-chip; שילוב Secure-IC מוסיף נדבך קריטי – אבטחה ברמת השבב, המתוכננת מראש כחלק מהארכיטקטורה.(cadence.com)

השוק שמושך את כולם: רכב, IoT, חלל ותשתיות

המהלך משתלב גם באסטרטגיית ה-AI של קיידנס, שמקדמת "chip-to-system design" – שימוש בבינה מלאכותית ותאומים דיגיטליים כדי לייעל תכנון שבבים, מארזים ומערכות שלמות. כאשר יותר ויותר פונקציות בקרה, אוטונומיה ו-IoT נשענות על שבבים חכמים, אבטחה הופכת לדרישה בסיסית, לא תוספת. יכולת להכניס בלוקי אבטחה מאומתים ישירות מסט הכלים של קיידנס, ולהמשיך לבדוק אותם ברמת המערכת, היא יתרון תחרותי ברור מול מתחרות כמו Synopsys ואחרות.(cadence.com)

הביקוש לפתרונות אבטחה משובצים מגיע מכמה שווקים שהפכו לרגישים במיוחד: תעשיית הרכב (כולל תקנות כמו UN R155 ו-R156), מרכזי נתונים ו-edge, מערכות חלל וביטחון, רשתות חשמל "חכמות", ציוד תקשורת ו-IoT תעשייתי. בכל אחד מהתחומים הללו, פריצה לשבב או למודול תקשורת עלולה לשתק מערכות שלמות וליצור נזק פיזי וכלכלי – ולכן לקוחות דורשים יותר ויותר אבטחה "by design" ולא כתיקון בדיעבד בתוכנה. Secure-IC כבר פועלת בשווקים אלה, והחיבור לקיידנס אמור להרחיב את הפריסה ואת היכולת לספק פתרון מלא – תכנון, IP, בדיקות והסמכות.(Secure-IC)

מה המשמעות לתעשייה?

מבחינה רחבה יותר, העסקה משקפת מגמה שבה גבולות בין "עולם השבבים" ל"עולם הסייבר" מיטשטשים. אם בעבר אבטחה נחשבה רובד תוכנה, היום ברור שבלי שכבת חומרה חזקה – root of trust, מנגנוני הגנה פיזיים ויכולת בדיקה מתקדמת – קשה לעמוד ברמת האיומים הקיימת. רכישת Secure-IC ממקמת את קיידנס בשורה הראשונה של ספקי פתרונות אבטחה משולבים, ומאותתת שגם בתכנון שבבים עצמם, אבטחה תהפוך לרכיב מובנה, לא רק לאוסף ספריות קריפטוגרפיות שנוספות בשלב מאוחר.

בינתיים, קיידנס מדגישה כלפי המשקיעים שהעסקה אמנם איננה "גדולה" במונחי הכנסות מיידיות, אך משתלבת בתמונה האסטרטגית ארוכת הטווח: בניית פלטפורמה שמחברת בין תכנון, סימולציה, IP, AI ואבטחה – ומאפשרת ללקוחות לתכנן מערכות מורכבות יותר, מהר יותר, תוך עמידה בסטנדרטים רגולטוריים הולכים ומחמירים.(נסדאק)

הפוסט קיידנס רוכשת את Secure-IC ומחברת בין עולמות השבבים והסייבר הופיע לראשונה ב-Chiportal.