קיידנס ואנבידיה הודיעו במסגרת Computex 2026 על שלב חדש בשילוב סוכני בינה מלאכותית בתהליכי תכנון ואימות שבבים. ההכרזה מתמקדת ב-ChipStack AI Super Agent של קיידנס, מערכת סוכני AI שמיועדת לבצע חלקים משמעותיים מתהליך אימות התכנון ברמת RTL, אחד השלבים הארוכים והיקרים בפיתוח שבבים מתקדמים. לפי קיידנס, המערכת הורחבה ליכולת שהיא מכנה Level 5 autonomy – כלומר ביצוע עצמאי של תהליכי תכנון ואימות מורכבים, תוך אפשרות למהנדסים לעקוב, לכוון ולהתערב בעת הצורך.

הטענה המרכזית של קיידנס היא שהמערכת יכולה לקצר מחזור אימות RTL טיפוסי, שאורך כחמישה שבועות, לפחות מיום אחד בסביבות פריסה מתקדמות – האצה של יותר מפי 40. ההדגמה מתבססת על הרצת מאות סימולציות דינמיות באמצעות כלי Cadence, ובהם Xcelium Logic Simulation ו-Jasper Formal Verification, במסגרת תהליכי אימות של אנבידיה. חשוב לציין כי מדובר בנתון שמקורו בהודעת החברה ובהוכחת היתכנות מוקדמת, ולכן הוא אינו בהכרח משקף כל תכנון, כל צוות או כל סביבת עבודה.

לא רק צ’אטבוט למהנדסים

החידוש שעליו מדברות קיידנס ואנבידיה אינו שימוש כללי במודל שפה גדול, אלא שילוב של סוכן AI עם כלי EDA קיימים ומאומתים. שכבת הבינה המלאכותית מנהלת את הרצף: הבנת מפרטים, תכנון בדיקות, הרצת סימולציות, ניתוח תוצאות, איתור כשלים והצעת תיקונים. עם זאת, הפעולות עצמן נשענות על מנועי האימות של קיידנס, ולא על “ניחוש” חופשי של מודל שפה.

המערכת מבוססת על פורטפוליו ה-EDA של קיידנס, על מודלי NVIDIA Nemotron, ופועלת בתוך NVIDIA OpenShell – סביבת הרצה מבודדת לסוכנים אוטונומיים, שנועדה לאכוף בקרת מדיניות, הרשאות וגישה מבוקרת לכלים, לתשתיות ולנתוני תכנון רגישים. עבור תעשיית השבבים, שבה קניין רוחני הוא נכס קריטי, השילוב הזה חשוב לא פחות מהאוטומציה עצמה.

צוואר הבקבוק של אימות השבבים

אימות RTL הוא שלב שבו בודקים אם התכנון הלוגי של השבב אכן מתנהג כפי שנדרש לפני המעבר לשלבים יקרים יותר של מימוש פיזי וייצור. ככל ששבבי AI ומערכות על שבב הופכים גדולים ומורכבים יותר, מספר הבדיקות, התרחישים והחריגות האפשריות גדל במהירות. כתוצאה מכך, צוותי הפיתוח משקיעים זמן רב בהרצת סימולציות, בניתוח תקלות ובתיקון מקרי קצה.

במובן זה, ChipStack אינו מחליף את המהנדסים אלא משנה את נקודת הכובד של עבודתם: פחות כתיבת בדיקות חוזרת, פחות ניהול ידני של רגרסיות ופחות חיפוש ידני אחרי מקור הכשל; יותר הגדרת מטרות, פיקוח על התהליך וקבלת החלטות ארכיטקטוניות. זו גם הדרך שבה קיידנס מציגה את המערכת – מעבר מ-AI שמסייע למהנדס, ל-AI שמבצע משימות הנדסיות מוגדרות תחת בקרה.

ד"ר זיאד חנא, מנכ"ל מרכזי הפיתוח של Cadence בישראל וראש תחום ה-AI בקיידנס העולמית, אמר כי “מורכבות הסיליקון של מערכות הבינה המלאכותית עולה על קצב הגידול של כוח האדם ההנדסי, ולכן האוטונומיה הופכת כיום לצורך קיומי ולא רק לתוספת רצויה. התעשייה שלנו מתמודדת עם מחסור מובנה במהנדסים; הטכנולוגיה החדשה שהצגנו הופכת את העבודה השוחקת והחזרתית של שלב האימות לאוטומטית, ומאפשרת למהנדסים להתמקד בחדשנות, בארכיטקטורה ובאסטרטגיה בעלת ערך גבוה יותר”.

קיידנס ציינה כי יכולות Level 5 של ChipStack, יחד עם מסגרת התיאום AgentStack, צפויות להיות זמינות ללקוחות Early Access במחצית השנייה של 2026. המשמעות היא שהטכנולוגיה כבר עברה שלב הדגמה משמעותי, אך עדיין תיבחן בשטח לפני שתהפוך לכלי סטנדרטי בתהליכי פיתוח שבבים רחבים.

הפוסט קיידנס ואנבידיה מציגות סוכן AI לאימות שבבים: מקצר מחזור RTL משבועות לפחות מיום הופיע לראשונה ב-Chiportal.

מהפכת הבינה המלאכותית אינה משנה רק את הביקוש לשבבים. היא משנה גם את הדרך שבה מתכננים אותם. משה (מושיקו) אמר (Moshe Emmer), המוביל בקיידנס את תחום הצ'יפלטים ואת פיתוח Janus, ‏IP מסוג non-coherent NoC, מתאר את השינוי הזה משתי זוויות: מצד אחד, קיידנס מספקת פתרונות סיליקון שנדרשים לבניית מערכות AI. מצד שני, היא משלבת יכולות AI בתוך כלי התכנון עצמם, כדי לשנות את הדרך שבה מהנדסים מגיעים לסגירת תכנון, וריפיקציה ואופטימיזציה.

אמר עובד בקיידנס מעט יותר משנתיים ומשתייך ל-Silicon Solutions Group, חטיבה העוסקת בפתרונות סיליקון מקצה לקצה: מ-IP, דרך תתי־מערכות ועד פתרונות מותאמים ללקוחות, כולל שירותי תכנון של שבבים שלמים. לפני כן עבד במשך כ-20 שנה באינטל בישראל. לדבריו, אחד המאפיינים המרכזיים של עידן ה-AI הוא שהמגבלה אינה נמצאת רק בכוח החישוב, אלא גם בגישה לזיכרון. מערכות אימון והסקה זקוקות לרוחב פס גבוה, זמן השהיה נמוך ויכולת להזרים כמויות גדולות של נתונים אל המאיצים ומהם.

לכן, קיידנס משקיעה כיום בשורה של רכיבי IP וממשקים המיועדים לעולם הזה. אחד התחומים המרכזיים הוא זיכרון, ובמיוחד HBM, שהפך לרכיב קריטי במערכות AI מתקדמות. לצד זאת החברה מפתחת ממשקי תקשורת מהירים בין רכיבים, ובהם PCIe, Ethernet בקצבים גבוהים, SerDes ו-UCIe, שמאפשר חיבור מהיר בין צ'יפלטים שונים בתוך אותו מארז. המטרה היא לאפשר בניית מערכות AI שבהן רכיבי החישוב, הזיכרון והתקשורת עובדים כמערכת אחת צפופה ומהירה.

הצ'יפלטים הם אחד המוקדים המרכזיים בעבודתו של אמר. לדבריו, התחום עדיין חדש יחסית, אך הוא עובר תהליך מהיר של סטנדרטיזציה והנגשה. בעבר, שימוש בצ'יפלטים היה בעיקר נחלתן של חברות גדולות מאוד, שיכלו להרשות לעצמן אינטגרציה יקרה ולא תמיד סטנדרטית בתוך המארז. כעת, בזכות תקנים כמו UCIe, התקדמות בכלי התכנון ושיפור יכולות האינטגרציה אצל הפאונדריז, השימוש בצ'יפלטים הופך נגיש יותר גם לחברות קטנות ובינוניות.

בקיידנס רואים בצ'יפלט לא רק רכיב טכנולוגי, אלא גם שירות תכנוני. לקוח אחד יכול לבקש רק תכנון פיזי עבור ארכיטקטורה קיימת. לקוח אחר יכול לבקש פתרון מלא, מהארכיטקטורה ועד סיליקון עובד. יש מי שירצה לקבל GDS ולבצע את ה-tapeout בעצמו, ויש מי שיבקש לקבל שבב מתפקד. הגמישות הזו, לדברי אמר, היא חלק מהשינוי שעובר שוק הסיליקון.

לצד ביצועים ותקשורת, תחום נוסף שמקבל משקל גובר הוא אבטחה. אמר מציין כי קיידנס שילבה בתוך Silicon Solutions Group את חברת SecureIC הצרפתית, שנרכשה על ידי החברה, וכי יכולות האבטחה שלה כבר משולבות כחלק מהפתרונות שמוצעים ללקוחות. בעולם של צ'יפלטים ותתי־מערכות מורכבות, אבטחה אינה יכולה להיות תוספת מאוחרת. היא צריכה להיות חלק מארכיטקטורת המערכת.

הציר השני שבו מתמקדת קיידנס הוא הכנסת AI לתוך כלי ה-EDA עצמם. כאן הדגש עובר מ-AI כחומרה אל AI ככלי עבודה למהנדסים. אמר מתאר את הכיוון הזה כמעבר לעבודה ברמת הפשטה גבוהה יותר. במקום שהמהנדס יריץ כלי בודד, יבחר ידנית קונפיגורציות וינסה סדרה של ריצות, סוכני AI יכולים לסייע בבניית חלופות, בהרצת ניסויים מקבילים, בהמלצה על תצורות מתאימות ובקישור בין כלים שונים לאורך זרימת העבודה.

לדבריו, אחד השינויים החשובים הוא שהפתרונות החדשים אינם נשארים בתוך כלי יחיד. בעבר עולם ה-EDA היה מחולק לכלים נפרדים: כלי אימפלמנטציה, כלי ניתוח תזמון, כלי סגירת תכנון, סימולטורים, כלי דיבאג וכלי וריפיקציה. Agentic AI מחייבת אינטגרציה חזקה יותר בין הכלים האלה, משום שסוכן AI יעיל צריך להבין את התמונה הרחבה ולא רק פעולה נקודתית אחת. המטרה היא לאפשר למהנדס לעבוד מול מערכת שמסייעת לו לייעל את התכנון כולו, ולא רק להריץ פקודה בכלי מסוים.

לישראל יש תפקיד משמעותי במאמץ הזה של קיידנס. אמר מציין כי לקיידנס מרכז פיתוח חשוב בארץ, הכולל בין היתר את פיתוח Jasper, שאותו מוביל זיעד חנה, וכן פעילות משמעותית סביב שילוב Agentic AI בתוך כלי החברה. לדבריו, קבוצת Silicon Solutions Group משמשת במידה רבה כ-Customer Zero פנימי: אנשי התכנון של קיידנס משתמשים ביכולות החדשות ראשונים, מסייעים להגדיר את הסוכנים ומספקים משוב שמאפשר לשפר אותם לפני הגעה רחבה יותר ללקוחות.

תחומי פעילות נוספים בישראל כוללים וריפיקציה, VIP ו-Verisium. אף שאמר עצמו יושב באוסטין, טקסס, ולא מנהל צוות פיתוח בישראל, הוא מדגיש כי הוא עובד באופן הדוק עם הצוותים בארץ, בעיקר סביב לקוחות, מכירות ותמיכה טכנית. לדבריו, החיבור לישראל חשוב לו גם ברמה האישית, והוא רואה בהשתתפות בכנס בישראל בתקופה הנוכחית עניין בעל משמעות מעבר להיבט העסקי.

אחת התופעות שאמר רואה בכנסים ובמפגשים עם לקוחות בעולם היא פתיחה מחודשת של תחום הסיליקון גם בפני קבוצות קטנות. אם לפני עשור סטארט-אפ של חמישה או עשרה אנשים היה כמעט תמיד סטארט-אפ תוכנה, כיום ניתן לראות קבוצות קטנות שמקימות חברות סיליקון ומכוונות להגיע לשבב אמיתי. בעבר רק חברות עם כיסים עמוקים מאוד וארגוני פיתוח גדולים יכלו לדבר ברצינות על tapeout. כיום, בזכות התקדמות בכלי התכנון, נגישות גבוהה יותר לייצור ופתרונות IP ותכנון מוכנים יותר, גם חברות קטנות יכולות לקחת IP חדשני, לבנות סביבו סיליקון, להדגים אותו במעבדה ולעיתים להפוך אותו למוצר.

אמר רואה בכך התפתחות חיובית לתעשייה. ההייפר־סקיילרים והחברות הגדולות ימשיכו להיות לקוחות מרכזיים, אך הגיוון בשוק מביא חדשנות ממקומות חדשים. עבור קיידנס, המשמעות היא צורך לספק פתרונות שמתאימים לא רק לענקיות הטכנולוגיה, אלא גם לחברות צעירות שמבקשות להגיע מהר יותר לאב־טיפוס או למוצר סיליקון ראשון.

השלב הבא של עולם הצ'יפלטים צפוי להתרחב מעבר לדאטה סנטרים ולתשתיות AI. לפי אמר, בעולמות אלה הצ'יפלטים כבר צוברים תאוצה, אך בעולמות הקצה התהליך עדיין בתחילתו. כאשר צ'יפלטים נכנסים למערכות ניידות, כמו רכב, רובוט, רחפן או מערכת הגנה ניידת, נדרשות בדיקות נוספות מעבר לאמינות חשמלית ותרמית רגילה. צריך לוודא גם אמינות מכנית: שהחיבורים בין הצ'יפלטים לא ייפגעו בתנועה, ברעידות או בתנאי סביבה משתנים. אלה אתגרים חדשים יחסית, והם עדיין בתהליך התגבשות בתעשייה.

התמונה שמציג אמר היא של תעשייה שעוברת משבב יחיד למערכת סיליקון מורכבת יותר. זיכרון, תקשורת, אבטחה, צ'יפלטים, אריזה מתקדמת וכלי EDA מבוססי AI כבר אינם תחומים נפרדים. הם מתחברים למערכת אחת, שבה קצב החדשנות תלוי ביכולת לשלב בין ארכיטקטורה, IP, תכנון פיזי, וריפיקציה ותשתיות ייצור. עבור קיידנס, זהו בדיוק המקום שבו היא מבקשת למצב את עצמה: לא רק כספקית כלים, אלא כשותפה בבניית הדור הבא של הסיליקון לעידן הבינה המלאכותית.

הפוסט ChipEx2026: קיידנס מסמנת את השלב הבא בשבבים ל-AI: צ'יפלטים, זיכרון מהיר ו-Agentic AI בתכנון סיליקון הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence) (נאסד״ק: CDNS) הכריזה על השקת ChipStack AI Super Agent, שאותו היא מציגה כארכיטקטורת agentic workflow ראשונה מסוגה לאוטומציה של תכנון ואימות שבבים בצד הלקוח (Front-End). לפי החברה, המערכת מספקת שיפור תפוקה של עד פי 10 במשימות כמו כתיבת קוד תכנון (RTL) וסביבות בדיקה (testbenches), יצירת תוכניות בדיקה, תכנון והרצה של רגרסיות, דיבוג ואף תיקון בעיות אוטומטי.

המהלך מגיע על רקע עומס הולך וגובר על צוותי פיתוח שבבים: קיידנס ציינה שהמערכת נועדה להתמודד עם “המורכבות והקנה־מידה” של שבבים מודרניים, ובדיווח נפרד הוזכר כי צוותים עשויים להשקיע עד כ־70% מזמנם בכתיבה ובבדיקה של קוד תכנון/אימות.

מה הוכרז

לפי קיידנס, ChipStack AI Super Agent פועל כ”שכבת תזמור” שמפעילה מספר סוכני-AI (“מהנדסים וירטואליים”) על גבי כלי ה-EDA של החברה. הוא משתלב ביכולות AI קיימות של קיידנס, שלדבריה שימשו ביותר מ־1,000 תהליכי tapeout עד היום, כולל פלטפורמת האימות Verisium, כלי האופטימיזציה Cerebrus®, ופלטפורמת הנתונים וה-AI JedAI.

אנירוד דבגאן, נשיא ומנכ״ל קיידנס, מסר כי מדובר ביישום ישיר של בינה מלאכותית אג׳נטית בזרימות העבודה של הלקוחות, כדי לשחרר מהנדסים בכירים מעבודות חוזרות ולאפשר להם להתמקד בחדשנות.

איך זה עובד בפועל

בדפי המוצר של קיידנס מוסבר כי אחד המרכיבים המרכזיים הוא “Mental Model”: שכבת ידע שמרכזת מפרטים, נתוני תכנון וארטיפקטים של אימות לכדי “מקור אמת” עבור הסוכנים השונים. סביב המודל הזה פועלים סוכנים ייעודיים למשימות כמו אופטימיזציית RTL, אימות פורמלי (כולל יצירה של תכנית אימות ו-SVA), יצירה/שדרוג של סביבת UVM, בדיקות יחידה ב-SystemVerilog, דיבוג אוטונומי וניתוח סיבת שורש, ואף סוכן “Signoff” שמזהה בעיות מבניות ומציע תיקונים.

קיידנס מציגה את המערכת כחלק מגישת Intelligent System Design, שמשלבת תזמור AI, סימולציה מבוססת-עקרונות ומחשוב מואץ.

פריסה ראשונית ותמיכה במודלים

החברה מסרה שהפתרון נמצא כבר בשלבי הטמעה מוקדמים אצל שחקנים מרכזיים, ובהם Altera, NVIDIA, Qualcomm ו-Tenstorrent. קיידנס כללה בהודעה גם ציטוטים של לקוחות: באלטֶרה ציינו צמצום משמעותי של מאמץ אימות, בחלק מהתחומים “בערך פי 10”; בטנסטורנט דווח על קיצור זמן אימות של עד פי 4 בהערכה שנמשכה שלושה חודשים על כמה בלוקים קריטיים.

מבחינת מודלים, קיידנס מציינת תמיכה גמישה גם בענן וגם בסביבה מקומית (On-Prem), כולל NVIDIA Nemotron (ביחד עם התאמה באמצעות NVIDIA NeMo) וכן מודלים בענן כגון OpenAI GPT. בנוסף, לפי קיידנס המוצר זמין כעת במסלול Early Access.ל

הפוסט קיידנס משיקה את ChipStack: סוכן AI לתכנון ואימות שבבים ומבטיחה עד פי 10 תפוקה הופיע לראשונה ב-Chiportal.

קיידנס (Cadence) הכריזה על אקוסיסטם חדש בשם Chiplet Spec-to-Packaged Parts – תהליך עבודה שמתחיל במפרט ומסתיים ב״חלקים ארוזים״ של צ׳יפלטים, במטרה לצמצם מורכבות הנדסית ולהאיץ זמן הגעה לשוק עבור לקוחות שמפתחים מערכות מבוססות צ׳יפלטים ליישומי בינה מלאכותית פיזית, מרכזי נתונים וחישוב עתיר־ביצועים (HPC). לפי החברה, האקוסיסטם מתבסס על שילוב של תכנון SoC, אוטומציה מונחת־מפרט, סטנדרטים לקישוריות die-to-die ומערך שותפים שיספקו רכיבי IP “מאומתים מראש” כדי להקטין סיכון בפרויקטים מורכבים.

בין שותפי ה-IP הראשונים שנכללים באקוסיסטם מציינת קיידנס את Arm, Arteris, eMemory, M31 Technology, Silicon Creations ו-Trilinear Technologies, לצד שותפת אנליזת הסיליקון proteanTecs. המיקוד הוא לא רק בכלי תכנון, אלא גם ביכולת “לחבר” צ׳יפלטים ממקורות שונים לארכיטקטורה אחת, תוך שמירה על תאימות תקנים והבטחת יכולת פעולה הדדית (interoperability).

למה צ׳יפלטים הפכו למילת מפתח ב-AI וב-HPC

במקום שבב יחיד עצום, ארכיטקטורות Multi-die וצ׳יפלטים מחלקות מערכת לשבבים קטנים יותר – למשל חישוב, קישוריות I/O, זיכרון או מאיצים ייעודיים – שמרכיבים יחד במארז מתקדם. השיטה הזו אמורה לאפשר גמישות בתכנון, שדרוג רכיבים בלי לתכנן הכול מחדש, ולעיתים גם שיפור בתפוקה (yield) ובהיבטי עלות, במיוחד כשמורכבות התהליך והמסכות עולה.

בהודעה נמסר כי דיוויד גלסקו (David Glasco), סגן נשיא בקבוצת הפתרונות החישוביים בקיידנס, הגדיר את המהלך כנקודת ציון בדרך שבה התעשייה בונה מערכות: “ארכיטקטורות Multi-die וארכיטקטורות מבוססות צ׳יפלט הופכות להיות יותר ויותר קריטיות… עם העלייה במורכבות תהליכי הפיתוח”, וציין שהרעיון הוא לספק ללקוחות נתיב אימוץ “בסיכון נמוך” באמצעות IP משולב ומאומת מראש בתוך אקוסיסטם שותפים.

אב־טיפוס סיליקון עם Samsung Foundry ותת־מערכת Arm Zena

כדי להפוך את ההבטחה לפרקטיקה, קיידנס הודיעה על שיתוף פעולה עם Samsung Foundry לייצור הדגמת אב־טיפוס מבוסס סיליקון של פלטפורמת Physical AI chiplet® של החברה. לפי ההודעה, ההדגמה תשלב מראש רכיבי IP של שותפים ותיבנה בתהליך SF5A של Samsung Foundry.

במקביל, קיידנס ו-Arm מרחיבות שיתוף פעולה ותשלבנה את תת־המערכת Arm® Zena Compute Subsystem (CSS) ונכסי IP נוספים כדי לחזק את פלטפורמת הצ׳יפלט ואת ה-Chiplet Framework. בחברה מציגים את Zena CSS כרכיב שיכול להתאים במיוחד לדרישות של edge AI “תובעני” – כלי רכב, רובוטיקה ורחפנים – שבהם ביצועים, יעילות אנרגטית ואמינות הם תנאי סף, ולא בונוס.

בהודעה מצוטט סוראז׳ גז׳נדרה (Suraj Gajendra), סגן נשיא מוצרים ופתרונות ביחידת “בינה מלאכותית פיזית” ב-Arm, שאמר כי העלייה בדרישות החישוביות ברכב וברובוטיקה מחייבת פתרונות סקלביליים עם יעילות גבוהה ואבטחה פונקציונלית כבר משלב התכנון, וכי שילוב Zena CSS בפלטפורמת קיידנס נועד “להאיץ את אימוץ הצ׳יפלט” ולהפחית את מורכבות הפיתוח.

גם סמסונג הדגישה את הזווית התעשייתית: טאיז׳ונג סונג (Taejoong Song), סגן נשיא לתכנון טכנולוגיית פאונדרי ב-Samsung Electronics, אמר כי השותפות אמורה “להמחיש” את המיצוב של SF5A ולסייע ללקוחות לבנות נתיבים אמינים לפתרונות סיליקון חדשניים ליישומי בינה מלאכותית פיזיים, כולל תכנון מתקדם לעולם הרכב.

סטנדרטים וכלי EDA: החיבור בין תכנון, אימות ואריזה

קיידנס מציגה את האקוסיסטם כתהליך end-to-end שמחבר בין אוטומציה מונחת־מפרט לבין זרימת EDA מלאה: סימולציה עם Xcelium Logic Simulation, אמולציה עם Palladium® Z3 Enterprise Emulation Platform, ותכנון פיזי עם משוב בזמן אמת שמכוון את שלבי ה-place-and-route כדי לקצר סבבי איטרציה.

במישור התקינה והקישוריות, ההודעה מדגישה תאימות לגישות מערכתיות של Arm ולכיוון עתידי של OCP Foundational Chiplet System, לצד שימוש ב-UCIe (Universal Chiplet Interconnect Express) של קיידנס לקישוריות die-to-die לפי תקן תעשייתי. במקביל מצוין “פורטפוליו פרוטוקולים” שמיועד להאיץ אינטגרציה של ממשקים מתקדמים, בהם LPDDR6/5X, DDR5-MRDIMM, PCI Express 7.0 ו-HBM4.

בשורה התחתונה, המסר של קיידנס הוא שהאתגר בצ׳יפלטים כבר לא רק “להנדס את החתיכות”, אלא לנהל אקוסיסטם שלם: לבחור IP, לוודא תאימות תקנים, לאמת בזמן סביר, ולהגיע לאריזה מתקדמת בלי ליפול על תקלות אינטגרציה בשלב מאוחר. אם המודל של “ממפרט עד אריזה” אכן יצליח להפוך חלק גדול מההחלטות והבדיקות לנתיב מוגדר מראש – הוא יכול לקצר פרויקטים ולהקטין אי־ודאות, בעיקר בשוק שבו חלונות הזדמנות ב-AI וב-HPC מתקצרים.

הפוסט המרוץ לשבבי בינה מלאכותית: קיידנס מציגה אקוסיסטם צ׳יפלטים “ממפרט ועד אריזה” עם סמסונג Foundry ו-Arm הופיע לראשונה ב-Chiportal.

ב-3 ביוני 2025 הודיעה ארצות הברית על הגבלות חדשות בתחום ייצוא תוכנות תכנון אלקטרוניות (EDA) לסין – צעד שעלול לשבש את תוכניותיהן של חברות טכנולוגיה סיניות רבות בעידן שבו תכנון שבבים עצמאי הוא חיוני לביטחון ולחדשנות.

על פי ה־Financial Times, ממשל ארה״ב אסר על חברות אמריקניות כמו Synopsys ו־Cadence להעניק רישיונות חדשים או תמיכה טכנית לשימוש בתוכנות שלהן לחברות סיניות שמפתחות שבבים מתקדמים. אמנם החברות הסיניות עדיין יוכלו להשתמש בגירסאות שכבר ברשותן, אך ייחסמו מגישה לעדכונים חיוניים ולתמיכה הנדסית – תנאי הכרחי לשמירה על תכנון שבבים ברמות של 3 ננומטר ומטה.

בין החברות שנפגעות ניתן למנות את שיאומי, שהשיקה לאחרונה את שבב הדגל XRing 01 המבוסס על תהליך 3 ננומטר של TSMC, את לנובו, וכן את Bitmain – יצרנית החומרה למטבעות דיגיטליים. כל אלה נשענות על תוכנות אמריקניות לצורך תכנון שבבים.

לפי הערכות, האיסור יתמקד בשבבים מתקדמים לתחומי עיבוד בינה מלאכותית, ולא ישפיע (בשלב זה) על שבבים פשוטים יותר המיועדים לסמארטפונים ולמכשירים ניידים.

בתגובה, סין מנסה לצמצם את התלות בטכנולוגיה אמריקנית באמצעות פיתוח כלים עצמאיים. Huawei מובילה את המגמה הזו, לצד חברות כמו Empyrean, Primarius Technologies ו־Semitronix. עם זאת, הכלים הסיניים עדיין אינם ברמת הקצה, ומתאימים בעיקר לטכנולוגיות של 7 ננומטר ומעלה.

על פי מקורות נוספים, חברות קטנות יותר בסין משתמשות לעיתים בגרסאות פיראטיות של תוכנות כמו Synopsys – מה שממחיש גם את אתגרי האכיפה בתחום.

השלכות האיסור צפויות להיות חמורות בטווח הקצר, ולהאט את פיתוח השבבים המתקדמים בסין. עם זאת, מגבלות אלו עלולות לדחוף את סין להשקיע ביתר שאת בפיתוח כלים מקומיים, ולשמש זרז להגברת החדשנות הטכנולוגית שתתחרה בעתיד בהגמוניה האמריקנית.

הפוסט ארה״ב אוסרת על מכירת תוכנות תכנון שבבים לסין מכה קשה ליצרניות כמו שיאומי ולנובו הופיע לראשונה ב-Chiportal.

חברת Cadence (קיידנס) השיקה פתרון זיכרון חדש מסוג DDR5 12.8Gbps MRDIMM Gen2 IP, המיועד לשימוש במרכזי נתונים וביישומי בינה מלאכותית. הפתרון משלב בקר (controller) ורכיב PHY בארכיטקטורה אחת, ומבוסס על תהליך הייצור TSMC N3P. מדובר במימוש מסחרי ראשון מסוגו לזיכרון מסוג MRDIMM במהירות 12.8Gbps, המכוון לשוק הצומח של מערכות SoC וצ'יפלטים עתירי ביצועים.

הפתרון החדש מותאם לעומסי עבודה גוברים בתחום הבינה המלאכותית, במיוחד בענן ובארגונים, ודורש רוחב פס משופר, צפיפות זיכרון גבוהה ואמינות תפעולית. לדברי קיידנס, מדובר בשדרוג משמעותי לעומת רכיבי DDR5 סטנדרטיים, שהמהירות המרבית שלהם עומדת על 6400Mbps – כלומר, הכפלת קצב ההעברה.

המערכת כוללת תכונות RAS (אמינות, זמינות ותחזוקה) וכן מנגנוני הצפנה בהשהיה נמוכה. היא נבדקה ואומתה בשילוב MRDIMM מדור שני (Gen2) ומודולים של Montage Technology, המבוססים על שבבי MRCD02/MDB02. בנוסף, הזיכרון נבדק עם DRAM של חברת Micron מהדור 1-gamma.

לדברי פראבין ויידיאנאתן ממיקרון, השילוב בין זיכרון DRAM של החברה לפתרון ה-DDR5 של קיידנס מספק את הבסיס להפעלת יישומי AI ולמידה חישובית עתירי משאבים. גם סטיבן טאי מ-Montage Technology התייחס לשיתוף הפעולה, והדגיש את ההתאמה לשרתים מהדור הבא.

מערכת הזיכרון נועדה להשתלב בתהליכי תכנון SoC וצ'יפלטים מתקדמים, עם אפשרויות גמישות למיקום רכיבים (floorplanning) והתאמה לפי צרכים שונים של צריכת חשמל וביצועים. לדברי בויד פלפס, סמנכ"ל בקיידנס, הפתרון נותן מענה לדרישות השוק במונחי ביצועים ותכנון ארכיטקטוני.

פתרון ה-DDR5 של קיידנס אומת בשילוב עם כלי Verification IP של החברה, במטרה לאפשר תהליך אימות מהיר של מערכות SoC. המערכת כוללת גם כלי System Performance Analyzer המאפשר למדוד ביצועים ברמת המערכת הכוללת.

לדברי החוקרים והמהנדסים המעורבים, השילוב בין תכנון חומרה, אימות מהיר ובחינה בזמן אמת מספק מסלול ישים למימוש מערכות AI מתקדמות, תוך שמירה על יעילות תכנון ודיוק ביצוע.

הפוסט קיידנס משיקה פתרון זיכרון חדש ליישומי בינה מלאכותית הופיע לראשונה ב-Chiportal.

Cadence ו-TSMC מרחיבים את שיתוף הפעולה הקיים במטרה להסמיך תזרימי תכנון לשבבי AI ו-3D-IC בטכנולוגיות A16, N2P ו-N3C. במסגרת ההסכם מאושרים רכיבי IP מרכזיים, ובהם רכיב DDR5 12.8G של Cadence שעמד בדרישות TSMC9000 לטכנולוגיית N2P. בנוסף אושרו כלים לניתוח תרמי ולניהול אספקת חשמל (BS PDN) לשימוש בתהליכי N2P ו-A16, הכוללים פיתוחים מבוססי AI ומודלים לשפה גדולה (LLM) לתמיכה בדור הבא של טכנולוגיית A14.

בתחום הרכב, ההסמכה כוללת תזרימי תכנון ל-N5A ול-N3A עבור יישומי ADAS ונהיגה אוטונומית, עם רכיבי IP כגון LPDDR5X-9600, PCIe 5.0, CXL 2.0 ו-SerDes בקצב 112G.

בתחום האריזה התלת-ממדית (3DFabric), מאושרים כלים לעבודה עם HBM3E ו-UCIe בטכנולוגיות N5/N4P ו-N3P, ופתרון הסימולציה EMX Planar 3D Solver הנמצא כעת בהסמכה ל-N2P. כלים אלה תומכים בתכנון משולב שבב-חבילה, באופטימיזציה גלובלית ובניתוח איכות תוצאה (QoR) ובקרת איכות (QC) לאורך כל התהליך.

שיתוף הפעולה בין Cadence ל-TSMC נועד לצמצם את משך הפיתוח ולשפר ביצועים עבור מוצרים מבוססי סיליקון, תוך הרחבת התמיכה בטכנולוגיות ייצור מתקדמות ושילוב כלי AI בתזרימי התכנון.

צ'ין-צ'י טנג ((Chin-Chi Teng, סמנכ"ל בכיר ומנכ"ל קבוצת ה-Digital&Signoff בקיידנס: "שיתוף הפעולה שלנו עם TSMC מדגיש את המחויבות של קיידנס לחדשנות ולהאצת זמן ההגעה לסיליקון עבור לקוחותינו. באמצעות תזרימי תכנון מאושרים, רכיבי IP מוכחים בסיליקון ותמיכה בטכנולוגיות ייצור מתקדמות כמו N2P, N3 ו, N5 –  אנו מאפשרים למתכננים לפתח פתרונות חדשניים בחזית הטכנולוגיה, בתחומים כמו בינה מלאכותית לתשתיות ו-AI משובץ-חומרה, לרבות ביישומים לתעשיית הרכב. יחד עם TSMC אנו מרחיבים את גבולות ההקטנה הטכנולוגית ומאפשרים פיתוח של הדור-הבא בתכנון ואריזת שבבים".\

לואיס פאריס (Lluis Paris), מנהל בכיר לניהול אקוסיסטם ושיתופי פעולה ב-TSMC, צפון אמריקה: "שיתוף הפעולה העקבי שלנו עם קיידנס היווה אלמנט מכריע בהתמודדות עם חלק מהאתגרים המורכבים ביותר בתחום תכנון השבבים. השילוב בין טכנולוגיות הייצור המתקדמות של TSMC לפתרונות התכנון החדשניים של קיידנס מאפשר ללקוחותינו המשותפים להאיץ את זמן ההגעה לסיליקון תוך אופטימיזציה מרבית של הביצועים, תצרוכת חשמל ויעילות שטח. יחד, אנו ממשיכים להוביל פריצות דרך טכנולוגיות ולאפשר חדשנות."

;3D-IC, Cadence, TSMC, תכנון שבבים, AI, 3D-IC, N2P, A16, N3C, הסמכת תזרימי תכנון שבבים, הסמכת תכנון, תכנון מבוסס AI, אריזות תלת-ממד, שיתוף פעולה טכנולוגי

הפוסט Cadence ו-TSMC מאיצות פיתוח שבבי AI ופתרונות אריזה מתקדמים הופיע לראשונה ב-Chiportal.

חברת  Cadence (נאסד"ק: CDNS) הכריזה אמש (21 בינואר 2025) על הסכם לרכישת Secure-IC,  הפועלת בתחום פתרונות אבטחת מידע משובצים. רכישה זו מהווה שלב משמעותי בהרחבת הפורטפוליו של Cadence ומשלבת את הפתרונות המתקדמים של Secure-IC בתחום אבטחת המידע, הערכות אבטחה ושירותים נוספים.

משרדי Secure-IC ממוקמים ברן, צרפת, עם שמונה סניפים ומרכזי מחקר נוספים ברחבי העולם. העסקה צפויה להיסגר במחצית הראשונה של 2025, בכפוף לאישורים רגולטוריים ותנאים נוספים.

חסן טריקי, מנכ"ל ומייסד שותף של Secure-IC, ציין: "ב-15 השנים האחרונות, Secure-IC הייתה מחויבת להגן על העתיד הדיגיטלי עם טכנולוגיות מתקדמות ותאימות לרגולציות גלובליות. הצטרפותנו ל-Cadence תבטיח יציבות תפעולית שתאפשר לנו להמשיך במשימתנו, תוך יצירת סינרגיה שמאיצה חדשנות. יחד, נוכל להתרחב גלובלית, לספק ערך מוסף ללקוחותינו ולהוביל את הדור הבא של פתרונות אבטחת מידע משובצת."

השילוב של הטכנולוגיות והמשאבים של Cadence עם פתרונות האבטחה של Secure-IC מאפשר יצירת פתרונות אבטחת מידע מקיפים למערכות מורכבות וצ'יפלטים. עם שילוב המוצרים המובילים של Secure-IC (Securyzr, Laboryzr ו-Expertyzr), Cadence תוכל להאיץ חדשנות, להרחיב יכולות ולחזק את התמיכה בתעשיות מגוונות.

בויד פלפס, סגן נשיא בכיר ב-Cadence, התייחס לחשיבות המהלך:"בעולם מחובר יותר ויותר, כל רכיב סיליקון ומערכת אלקטרונית דורשים אבטחת מידע משובצת. עם רכישת Secure-IC, אנו מחויבים להעניק ללקוחותינו פתרונות חדשניים שיאפשרו להם להתמודד עם אתגרי האבטחה של המחר."

לקוחות Secure-IC, בהם חברות מובילות כמו SK Hynix, Synaptics ו-Silicon Labs, יהנו מתמיכה מוגברת ומשירותים משולבים בפלטפורמות המתקדמות של Cadence.

הפוסט  Cadence  רוכשת את Secure-IC: מהלך אסטרטגי להובלה באבטחת מידע משובצת הופיע לראשונה ב-Chiportal.

"תכנון ואינטגרציה של זיכרון ו-SerDes IP ממשיכים להיות חלק בלתי נפרד מהתכנון של בינה מלאכותית, יישומים למרכזי נתונים ויישומי היפר-סקייל, ארכיטקטורות CPU והתקני רשת, והתוספת של Rambus IP והצוות המנוסה מאיצה עוד יותר את אסטרטגיית תכנוני המערכת החכמים של קיידנס, המניעה מצוינות בתכנון", אמר בויד פלפס, סגן נשיא בכיר בקבוצת ה-IP ומנהל כללי של ה-IP בקיידנס. "רכישת ה-Rambus PHY IP מגוונת את סל ה-IP הארגוני המבוסס של קיידנס ומרחיבה את טווח ההגעה שלו לרוחב גיאוגרפיות ושווקים אנכיים, כגון שוק התעופה והחלל וההגנה, תוך שהיא מספקת פתרונות תת-מערכת מלאים העונים על הדרישות של לקוחותינו ברחבי העולם".

"המומנטום המואץ של בינה מלאכותית והצמיחה המתמשכת במרכזי הנתונים מניעים ביקוש הולך וגובר לזיכרון ואבטחה", אמר שון פאן, סגן נשיא בכיר ומנהל התפעול הראשי ברמבוס. "עם העסקה הזו, נגדיל את המיקוד שלנו ב-IP ושבבים דיגיטליים מובילים בשוק ונרחיב את מפת הדרכים שלנו לפתרונות זיכרון חדשניים כדי לתמוך בהתפתחות המתמשכת של מרכזי הנתונים והבינה המלאכותית".

העסקה צפויה להיסגר ברבעון הקלנדרי השלישי של 2023, בכפוף לתנאי סגירה מסוימים. סכום העסקה לא פורסם מאחר והיא צפויה להיות לא מהותית להכנסות ולרווחים של קיידנס.

הפוסט קיידנס רוכשת את עסקי ה- SerDes וממשקי זיכרון PHY IP של Rambus הופיע לראשונה ב-Chiportal.

Cadence (קיידנס), הכריזה על תהליך פיתוח מייצג (Reference Flow) מבוסס קוד פתוח המיועד לאימות מערכות על-גבי שבב (SoCs, System-on-Chip). ה-Reference Flow החדש – UVM Reference Flow 1.0 – משתמש בתקן Universal Verification Methodology (UVM) ומאפשר למהנדסים לאמץ שיטות אימות מתקדמות, לצמצם את הסיכונים ואת מאמצי הפריסה, וכל זאת עם עמידה בדרישות זמן יציאה לשוק.

ה- UVM Reference Flow 1.0תומך בחזון ה-EDA360 (Electronic Design Automation – אוטומציה בתכנון אלקטרוני) הממוקד-יישום של קיידנס לתכנון ופיתוח מערכות עבור תעשיית  המוליכים למחצה. הוא מספק תכנון SoC מוכח ורכיבים של מערך בדיקות תואם UVM בקוד פתוח, שבאמצעותו ניתן ללמוד וליישם טכניקות אימות מתקדמות.

המשתמש יכול להוריד את  הסביבה ולהתאים את רכיבי אימות ה-UVM לתכנון. ה-Reference Flow החדש מאפשר התנסות מעשית ביישום הטכנולוגיה בעת ההרצה על סימולאטור תואם UVM. הקוד מסופק בצורת clear-text כך שהמשתמש יכול לערוך שינויים והתאמות, ליישם תרחישי אימות שונים ולראות באופן מדויק את התוצאות של כל השינויים שנערכו.

תקן ה-UVM, שאומץ לאחרונה על-ידי ארגון התקנים Accellera, בנוי בעיקרו על מסגרת ה-OVM (Open Verification Methodology) שלפיתוחה הייתה אחראית, בין השאר, גם קיידנס.
תכונת ה-SoC Realization היא אחת היכולות המרכזיות המפורטות בחזון ה-EDA360, חזון שבו אימות SoC ו-IP מהווים שלבים קריטיים. ה-UVM Reference Flow 1.0 מספק דוגמה מעשית כיצד ניתן לפתור אתגרים מרכזיים עמם מתמודדים המתכננים כיום. הוא מספק את היכולת להשתמש בטכניקות אימות, לתקף שימוש חוזר באימות, להתמודד עם צורות עבודה של הספק נמוך האופייניות ל-SoCs היום, להבטיח מדרגיות באימות מהבלוק ועד למערכת, ולשפר את הפרודוקטיביות של האימות.

ה-UVM Reference Flow 1.0 החדש מבוסס על חבילת טכנולוגיות ושיטות הבקרה של קיידנס – Incisive Verification Kit – וכולל IP לתכנון ולאימות מבית קיידנס הזמין בקוד מקור פתוח במסגרת אתר האינטרנט של אקוסיסטמת ה-UVM: www.UVMworld.org.

הפוסט Cadence מציעה תהליך פיתוח מייצג חדש לאימות SoC המשתמש בתקן UVM ומבוסס קוד פתוח הופיע לראשונה ב-Chiportal.