אינטל מחזקת את פעילות האריזה המתקדמת שלה ומפרידה אותה ליחידה בעלת הנהלה ייעודית. החברה מינתה את סוק־הי לי (Seok-Hee Lee), לשעבר מנכ"ל יצרנית הזיכרונות SK hynix ומנכ"ל יצרנית הסוללות SK On, לסגן נשיא בכיר באינטל פאונדרי. הוא ידווח ישירות למנכ"ל אינטל ליפ־בו טאן.

לי יוביל את כלל פעילות האריזה המתקדמת, אינטגרציית המערכות, פיתוח טכנולוגיות הקצה האחורי וייצור הקצה האחורי. בכך מחלקת אינטל את האחריות על פעילות הייצור שלה בין שני מנהלים בכירים: לי יתמקד באריזה ובחיבור בין רכיבים, ואילו נאגה צ'נדרסקראן ימשיך לנהל את פיתוח תהליכי הייצור הקדמיים ואת מפעלי הייצור הקדמיים.

צ'נדרסקראן ימשיך להיות אחראי גם על האצת המעבר לייצור בתהליכי Intel 18A ו־Intel 14A, על תהליכי הייצור העתידיים, על כלי התמיכה בתכנון ועל הפעילות העסקית מול לקוחות אינטל פאונדרי.

האריזה הופכת לחלק מרכזי מתכנון שבבי AI

המהלך משקף את השינוי שעוברת תעשיית השבבים: הביצועים אינם נקבעים עוד רק לפי תהליך הייצור של הטרנזיסטורים. במעבדי בינה מלאכותית ובמערכות מחשוב עתירות ביצועים נדרש לחבר באותה מערכת שבבי לוגיקה, זיכרונות בעלי רוחב פס גבוה, רכיבי תקשורת ולעיתים כמה שבבים שיוצרו בתהליכים שונים.

האריזה המתקדמת מאפשרת לחבר את הרכיבים האלה במסלולי תקשורת קצרים ומהירים, לצמצם את צריכת האנרגיה הנדרשת להעברת מידע ולהגדיל את רוחב הפס בין יחידות החישוב לזיכרון. היא נעשתה בשל כך לאחת מנקודות המפתח בתחרות בין אינטל, TSMC, סמסונג וספקיות אריזה נוספות.

הרקע של לי ב־SK hynix עשוי להיות רלוונטי במיוחד למאמץ הזה. SK hynix היא מהספקיות המרכזיות בעולם של זיכרונות HBM המשמשים במאיצי בינה מלאכותית. שילוב צפוף של מעבדים וזיכרונות HBM הוא אחד האתגרים המרכזיים באריזת שבבי AI.

לי הצטרף ל־SK hynix בשנת 2010, שימש מנהל הטכנולוגיות הראשי של החברה ובהמשך מונה לנשיא ולמנכ"ל. קודם לכן עבד במשך כעשור באינטל בתפקידי הנדסה ופיתוח טכנולוגיות ייצור, וכן מילא תפקידים באקדמיה. בשנים האחרונות עמד בראש SK On, חטיבת הסוללות של קבוצת SK.

אינטל נערכת להגדיל את הייצור של EMIB-T ו־HBI

מנכ"ל אינטל ליפ־בו טאן מסר כי החברה נערכת להגדיל את הייצור של טכנולוגיות האריזה EMIB-T ו־HBI עבור לקוחות ושותפים.

טכנולוגיית EMIB של אינטל משתמשת בגשרי סיליקון קטנים המשובצים במצע האריזה כדי לחבר בין שבבים. בניגוד לפתרונות המשתמשים במתווך סיליקון גדול מתחת לכל הרכיבים, הגשרים ממוקמים רק באזורי החיבור הנדרשים.

EMIB-T היא גרסה מתקדמת של הטכנולוגיה, המוסיפה חיבורים אנכיים דרך הסיליקון ונועדה לתמוך במערכות בעלות רוחב פס גבוה, לרבות שילוב דורות חדשים של זיכרונות HBM.

אינטל מבקשת למצב את טכנולוגיות האריזה שלה כחלופה לפלטפורמות דוגמת CoWoS של TSMC, שהביקוש אליהן גדל במהירות בעקבות התרחבות שוק מאיצי הבינה המלאכותית. לקוחות יכולים עקרונית להשתמש בשבבים שיוצרו אצל ספקים שונים, אך לבצע את האינטגרציה והאריזה באמצעות אינטל פאונדרי.

מבחינת אינטל, האריזה עשויה לשמש גם נקודת כניסה ללקוחות חיצוניים שעדיין אינם מוכנים להעביר אליה את ייצור שבבי הלוגיקה המרכזיים שלהם. התקשרות ראשונית בתחום האריזה עשויה לאפשר ללקוחות לבחון את יכולות הייצור, האמינות ושרשרת האספקה של אינטל לפני הרחבת שיתוף הפעולה.

חלוקת אחריות חדשה באינטל פאונדרי

הפיצול בין ייצור קדמי לאריזה מתקדמת נועד, לדברי אינטל, ליצור מבנה תפעולי ממוקד יותר. הייצור הקדמי כולל את יצירת הטרנזיסטורים ושכבות החיווט על גבי פרוסות הסיליקון. הקצה האחורי כולל חיתוך הפרוסה, חיבור השבבים, האריזה, הבדיקות ואינטגרציית המערכת.

האתגר של אינטל יהיה להוכיח שהיא מסוגלת להגדיל את תפוקת טכנולוגיות האריזה החדשות ולעמוד בדרישות של לקוחות חיצוניים מבחינת לוחות זמנים, תפוקה, אמינות ועלויות. החברה מנסה במקביל להגדיל את ייצור Intel 18A ולהכין את תהליך Intel 14A, ולכן חלוקת האחריות עשויה לאפשר לכל אחד משני תחומי הפעילות לקבל הנהלה ותשומת לב נפרדות.

במסגרת השינוי הודיעה אינטל גם כי נביד שהריארי, סגן נשיא בכיר בחברה, יפרוש לאחר 37 שנות עבודה באינטל.

הפוסט אינטל ממנה את מנכ"ל SK hynix לשעבר להוביל את פעילות האריזה המתקדמת הופיע לראשונה ב-Chiportal.

Cadence ו־Intel Foundry הודיעו על הרחבת שיתוף הפעולה ביניהן סביב טכנולוגיות הייצור הבאות של אינטל, ובראשן Intel 14A. ההסכם, שנפרש על פני כמה שנים, נועד לחבר בין כלי התכנון, ה־EDA וה־Design IP של Cadence לבין פיתוח תהליך הייצור והאריזה של Intel Foundry, כדי להקל על לקוחות אינטל בתכנון שבבים מתקדמים למחשוב עתיר ביצועים ולמכשירים ניידים.

תכנון וייצור כבר לא מתקדמים בנפרד

במרכז ההסכם עומדת מתודולוגיית DTCO – Design Technology Co-Optimization. במקום לפתח תחילה תהליך ייצור ורק אחר כך להתאים אליו כלי תכנון, DTCO מחבר בין שני העולמות כבר בשלבים המוקדמים: כללי התכנון, ספריות ה־IP, מודלי הסימולציה ודרישות הביצועים נבנים ומתוקנים במקביל.

המטרה היא לשפר את שלושת המדדים המרכזיים של כל תהליך ייצור מתקדם: ביצועים, צריכת הספק ושטח שבב – PPA. ככל שהצמתים נעשים צפופים ומורכבים יותר, הפער בין מה שאפשר לצייר בכלי התכנון לבין מה שאפשר לייצר בפועל במפעל הופך לאחד הסיכונים המרכזיים בפרויקטים של שבבים.

Intel 14A כמבחן לאסטרטגיית הפאונדרי

Intel 14A הוא הדור שאמור להגיע אחרי Intel 18A, והוא חלק מרכזי בניסיון של אינטל לבסס את עצמה מחדש כשחקנית פאונדרי מתקדמת ללקוחות חיצוניים. באירוע Intel Foundry Direct Connect 2025 מסרה אינטל כי חילקה ללקוחות מובילים גרסה מוקדמת של PDK עבור 14A, וכי כמה לקוחות הביעו כוונה לפתח שבבי בדיקה על בסיס התהליך. אינטל גם ציינה כי 14A יכלול את PowerDirect, טכנולוגיית אספקת מתח ישירה הנשענת על PowerVia של Intel 18A.

בהודעת Cadence נאמר כי שתי החברות יעבדו יחד כדי להביא את Intel 14A למצב של PDKs מוכנים לייצור. כלומר, לא רק תמיכה תיאורטית בתהליך, אלא ערכת תכנון שמאפשרת ללקוחות להתחיל פרויקטים אמיתיים בביטחון גבוה יותר. ההסכם יכלול גם שימוש בתזרימי Agentic AI ובמוצרי הליבה של Cadence כדי לקצר זמני תכנון ולהפחית סיכונים.

חיזוק האקוסיסטם סביב אינטל

עבור Intel Foundry, ההסכם חשוב לא פחות מהטכנולוגיה עצמה. לקוחות פאונדרי אינם בוחרים רק תהליך ייצור; הם בוחרים אקוסיסטם שלם של כלי תכנון, ספריות IP, שירותי אימות, תזרים סופי ל־tape-out ויכולת להגיע בזמן לשוק. שיתוף פעולה עמוק עם ספקית EDA גדולה כמו Cadence הוא חלק מהמאמץ של אינטל להראות כי 14A לא יהיה רק צומת מתקדם על הנייר, אלא פלטפורמת תכנון שניתנת לשימוש על ידי חברות שבבים חיצוניות.

אנירוד דווגאן, נשיא ומנכ"ל Cadence, אמר כי הרחבת היחסים עם אינטל לשותפות עמוקה יותר היא “אבן דרך משמעותית” לשתי החברות. נאגה צ'נדראסקארן, סמנכ"ל בכיר ומנכ"ל Intel Foundry, אמר כי שילוב תהליכי הייצור והאריזה של אינטל עם כלי התכנון מבוססי ה־AI של Cadence יאפשר קו־אופטימיזציה עמוקה יותר עבור לקוחות הפאונדרי.

הפוסט Cadence ו-Intel Foundry מרחיבות שיתוף פעולה סביב תהליך Intel 14A הופיע לראשונה ב-Chiportal.