הודו הצטרפה לקואליציית Pax Silica בהובלת ארצות הברית, יוזמה שמטרתה לחזק שיתופי פעולה בין “מדינות אמינות” סביב שרשראות אספקה טכנולוגיות — ממינרלים קריטיים וייצור שבבים, ועד מערכות בינה מלאכותית מתקדמות ותשתיות הפצה. ההצטרפות הוכרזה ב-20-2-2026 בניו דלהי, במהלך כנס India AI Impact Summit, בעקבות חתימה על “הצהרת Pax Silica” בין הצדדים.

למה הוקמה Pax Silica ומה הודו מביאה לשולחן

לפי ההסברים שפורסמו עם ההכרזה, Pax Silica הוקמה כדי לצמצם ריכוזיות יתר בשרשראות אספקה גלובליות, להפחית סיכונים של “כפייה כלכלית”, ולהבטיח שטכנולוגיות מתהוות ינוהלו ויפותחו במסגרת כללים של חברות פתוחות ודמוקרטיות. המיקוד אינו רק בפסי ייצור של שבבים, אלא גם בשכבות המוקדמות והמאוחרות של “אקוסיסטם הסיליקון”: חומרי גלם קריטיים, ייצור, מחשוב מתקדם, ותשתיות הפצה.

שר האלקטרוניקה וה-IT של הודו, אשוויני וישנאו, הציג את ההצטרפות כחלק מבניית יכולות מקומיות בתחום השבבים, והדגיש את ההזדמנויות שנפתחות להודו בתחום. במקביל, גורמים אמריקניים תיארו את ההצהרה כ”מפת דרכים” שמחברת בין ביטחון כלכלי לביטחון לאומי — מסגור שמחזק את התפיסה שלפיה תלות בשרשראות אספקה יכולה להפוך לכלי לחץ גיאו-כלכלי.

דיווחים נוספים ציינו כי בקואליציה משתתפות גם מדינות נוספות שהן שותפות קרובות של וושינגטון (למשל יפן, דרום קוריאה ובריטניה). ישראל נמנתה על החותמות הראשונות ביוזמה.

מי חתמו ומה השלב הבא

על החתימה בניו דלהי השתתפו בין היתר תת-מזכיר המדינה האמריקני לצמיחה כלכלית, אנרגיה וסביבה, ג׳ייקוב הלברג, ושגריר ארה״ב בהודו, סרג׳יו גור, שתיאר את הצטרפות הודו כמהלך “אסטרטגי וחיוני”. לאחר הטקס נערכה פגישה בדרג גבוה עם בכירים ממשרד האלקטרוניקה ההודי, וכן עם מנכ״ל מיקרון (Micron) סנג׳יי מהרוֹטרה ומנכ״ל Tata Electronics רנדהיר תאקור — איתות לכך שההצהרה אינה רק מסמך עקרונות, אלא ניסיון לתרגם אותה במהירות לשיתופי פעולה תעשייתיים.

הפוסט הודו מצטרפת לקואליציית Pax Silica להגנת שרשראות האספקה של שבבים ו-AI הופיע לראשונה ב-Chiportal.

חברת Cadence (קיידנס) השיקה פתרון זיכרון חדש מסוג DDR5 12.8Gbps MRDIMM Gen2 IP, המיועד לשימוש במרכזי נתונים וביישומי בינה מלאכותית. הפתרון משלב בקר (controller) ורכיב PHY בארכיטקטורה אחת, ומבוסס על תהליך הייצור TSMC N3P. מדובר במימוש מסחרי ראשון מסוגו לזיכרון מסוג MRDIMM במהירות 12.8Gbps, המכוון לשוק הצומח של מערכות SoC וצ'יפלטים עתירי ביצועים.

הפתרון החדש מותאם לעומסי עבודה גוברים בתחום הבינה המלאכותית, במיוחד בענן ובארגונים, ודורש רוחב פס משופר, צפיפות זיכרון גבוהה ואמינות תפעולית. לדברי קיידנס, מדובר בשדרוג משמעותי לעומת רכיבי DDR5 סטנדרטיים, שהמהירות המרבית שלהם עומדת על 6400Mbps – כלומר, הכפלת קצב ההעברה.

המערכת כוללת תכונות RAS (אמינות, זמינות ותחזוקה) וכן מנגנוני הצפנה בהשהיה נמוכה. היא נבדקה ואומתה בשילוב MRDIMM מדור שני (Gen2) ומודולים של Montage Technology, המבוססים על שבבי MRCD02/MDB02. בנוסף, הזיכרון נבדק עם DRAM של חברת Micron מהדור 1-gamma.

לדברי פראבין ויידיאנאתן ממיקרון, השילוב בין זיכרון DRAM של החברה לפתרון ה-DDR5 של קיידנס מספק את הבסיס להפעלת יישומי AI ולמידה חישובית עתירי משאבים. גם סטיבן טאי מ-Montage Technology התייחס לשיתוף הפעולה, והדגיש את ההתאמה לשרתים מהדור הבא.

מערכת הזיכרון נועדה להשתלב בתהליכי תכנון SoC וצ'יפלטים מתקדמים, עם אפשרויות גמישות למיקום רכיבים (floorplanning) והתאמה לפי צרכים שונים של צריכת חשמל וביצועים. לדברי בויד פלפס, סמנכ"ל בקיידנס, הפתרון נותן מענה לדרישות השוק במונחי ביצועים ותכנון ארכיטקטוני.

פתרון ה-DDR5 של קיידנס אומת בשילוב עם כלי Verification IP של החברה, במטרה לאפשר תהליך אימות מהיר של מערכות SoC. המערכת כוללת גם כלי System Performance Analyzer המאפשר למדוד ביצועים ברמת המערכת הכוללת.

לדברי החוקרים והמהנדסים המעורבים, השילוב בין תכנון חומרה, אימות מהיר ובחינה בזמן אמת מספק מסלול ישים למימוש מערכות AI מתקדמות, תוך שמירה על יעילות תכנון ודיוק ביצוע.

הפוסט קיידנס משיקה פתרון זיכרון חדש ליישומי בינה מלאכותית הופיע לראשונה ב-Chiportal.