ממשלת סין נחשבת לצרכנית מהגדולות בעולם של מעבדים וטכנולוגיות מחשוב, ועל כן מהלכיה בתחום עשויים להשפיע באופן משמעותי על השוק העולמי. לאחרונה דווח כי קבוצת גופים ממשלתיים בסין, ביניהם מנהלת המרחב הקיברנטי (CAC), המשרד לתעשייה וטכנולוגיית מידע, המשרד למדע וטכנולוגיה ורשות הקניין הרוחני הלאומית, גיבשו טיוטת מדיניות חדשה שתעודד שימוש נרחב במעבדי RISC-V. טיוטה זו, שצפויה להתפרסם כבר בזמן הקרוב, מסמנת מפנה רשמי ראשון במדיניות הסינית בכל הנוגע לקידום טכנולוגיות מעבדים בקוד פתוח.

RISC-V, בניגוד לארכיטקטורות קנייניות כ-Arm ו-x86, הוא מערך פקודות בקוד פתוח (Open Source Instruction Set Architecture). משמעות הדבר היא שאין צורך בתשלום דמי רישוי בעבור השימוש בו, והוא אינו נשלט בלעדית בידי חברות מערביות כדוגמת אינטל, AMD או Arm Holdings. בסין רואים בארכיטקטורה זו הזדמנות אסטרטגית לבסס עצמאות טכנולוגית, בייחוד על רקע המתיחות הגוברת עם ארצות הברית. סין מקווה שבעזרת גישה זו תוכל להקטין את התלות שלה בטכנולוגיות זרות ולפתח מעבדים מקומיים שיספקו ביצועים משופרים במחיר נגיש יותר.

ואכן, חברות סיניות גדולות כבר משקיעות ב-RISC-V. בין הבולטות בהן ניתן לציין את XuanTie של עליבאבא ואת Nuclei System Technology, המפתחות מעבדים מסחריים על בסיס ארכיטקטורת RISC-V. כמו כן, חברות כמו Tenstorrent (מחוץ לסין) כבר עוסקות בפיתוח פתרונות בינה מלאכותית המבוססים על RISC-V, ומשמשות דוגמה לפוטנציאל הגלום בטכנולוגיה זו גם בעולמות ה-AI עתירי הביצועים. בעוד שבשלב ראשון המעבדים האלה לא יצליחו להתחרות בהישגי ביצועים של ענקיות כמו Nvidia, הם עשויים להיות זולים משמעותית ולשאת תווית "מיוצר בסין" – יתרון חשוב שהממשלה הסינית שואפת לקדם.

עם זאת, אחד האתגרים המשמעותיים ביישום מעבדי RISC-V בקנה מידה רחב הוא הצורך בהקמת אקו-סיסטם עשיר של תוכנה ויישומים. מעבדי Arm ו-x86 נהנים מתמיכה ארוכת שנים במגוון עצום של מערכות הפעלה ותוכנות, ומימוש יכולות מקבילות בארכיטקטורה חדשה דורש מאמץ פיתוחי רב. במיוחד בעולם ה-AI, שבו מערכות כמו CUDA של Nvidia הוקמו והשקיעו מאמץ ממושך כדי לייצר סט תשתיות וכלים עשיר – יהיה צורך בפיתוח ממוקד של ספריות ותוכנות כדי שעיבוד RISC-V יהפוך לאטרקטיבי באותה מידה.

בעקבות הדיווחים הראשונים על המדיניות הממשלתית החדשה, כמה חברות שבבים סיניות רשמו עליות חדות בערכי המניות שלהן. VeriSilicon, ASR Microelectronics, Shanghai Anlogic Infotech ו-3Peak דיווחו על זינוקים של 8.6% עד 15.4% במסחר, כש-VeriSilicon אף הגיעה לתקרת העלייה היומית של 10%. במקביל, בארצות הברית יש המחזיקים בעמדה שלפיה הרחבת הפעילות סביב RISC-V תעניק לסין יתרון ותספק לה עצמאות טכנולוגית, ולכן מתגברים קולות הקוראים לממשל האמריקאי להטיל מגבלות חדשות.

בשורה התחתונה, המדיניות החדשה בסין המקדמת את RISC-V מסמלת מהלך שיכול להמריץ חדשנות ולחזק את המסלול לעצמאות טכנולוגית סינית, אך גם להעצים את המתח בין סין לארצות הברית. ככל שהמהלך יתפתח, השפעותיו יורגשו הן בהיבט התחרות בשוק המעבדים והן בשוק הבינה המלאכותית הגלובלי.

הפוסט סין עוזבת את טכנולוגית X86 ועוברת לטכנולוגית מעבדי RISC-V הופיע לראשונה ב-Chiportal.

יצרנית המעבדים Arm, מתכננת כידוע הנפקה ראשונית (IPO) בנאסד"ק, אך נתקלת בקשיים משמעותיים. החברה מוערכת יתר על המידה והצמיחה צפויה להיות איטית, על פי אנליסטים. סופטבנק, הבעלים של Arm, רצתה למכור אותה לאנווידיה תמורת 40 מיליארד דולר אך העסקה בוטלה בגלל חששות רגולטוריים. עתה סופטבנק מנסה למכור 10% ממניות Arm בהנפקה, בשווי עד 70 מיליארד דולר. סופטבנק זקוקה נואשות לכסף לאחר השקעות כושלות בחברות אחרות.

הצמיחה ב-Arm צפויה להיות איטית בגלל ירידה במכירות סמארטפונים ובעיות בסין, שם Arm סין התנתקה מהחברה האם לפני שנים ספורות. סין מהווה כ-25% מהמכירות של Arm. יש חשש שלאחר ההנפקה החברה תשים רווחים לפני השקעות במחקר ופיתוח, מה שיפגע בה לטווח ארוך.

לדברי האנליסטים ארכיטקטורת RISC-V מהווה איום משמעותי על Arm, שכן היא ארכיטקטורת מעבד פתוחה וללא תמלוגים. חברות רבות כבר עוברות ל-RISC-V במקום Arm. גם אם הן רוכשות מניות בהנפקה, לחברות כמו אפל, אמזון וסמסונג יש כבר הסכמים טובים עם Arm, כך שהתועלת להן מהשקעה לא ברורה.

אנליסט אחד טוען ש-Arm יכולה להצליח בהנפקה בשווי מופחת. RISC-V תגדיל את נתח השוק שלה בתחום המכשירים הקטנים, אבל ל-Arm יש הזדמנויות צמיחה בתחומי המחשבים החזקים (HPC) ומרכזי הנתונים.

הפוסט הנפקת ARM נתקלת בקשיים הופיע לראשונה ב-Chiportal.

קונסורציום של חברות שבבים מובילות, ובהן קוואלקום, NXP, נורדיק סמיקונדוקטורס, רוברט בוש ואינפיניאון טכנולוגיות, הקימו חברה חדשה כדי לקדם טכנולוגיית מיקרו-שבבים קוד פתוח. החברה, שטרם נקבע לה שם, שואפת לקדם אימוץ גלובלי של RISC-V, סט ארכיטקטורת הוראות קוד פתוח. המיקוד הראשוני יהיה על יישומים לתעשיית הרכב, אבל היוזמה מתכננת להרחיב לתחומי הנייד ואינטרנט של דברים.

RISC-V, הוא סט ארכיטקטורת הוראות חופשי ופתוח שמאפשר לחברות לפתח חומרה מותאמת אישית. המטרה של RISC-V היא לעודד חדשנות על ידי אפשור פיתוח חומרה מתקדמת המבוססת על סט הוראות קוד פתוח. צפוי שאימוץ רחב יותר של RISC-‏V יוביל לעלייה במגוון בתעשיית האלקטרוניקה, יוריד חסמי כניסה לחברות קטנות ויעודד קנה מידה לשחקנים מבוססים.

החברה החדשה תעבוד על תקינה והאצת פיתוח טכנולוגיות RISC-V. היא שואפת להפוך למקור מפתח לאפשור תאימות בין מוצרים, לספק ארכיטקטורות ייחוס ולהציב תקנים מקובלים. על ידי קידום RISC-V, החברה שואפת להרחיב את האקו-מערכת של RISC-V ולשנות את התעשייה באמצעות חדשנות מוגברת.

RISC-V מהווה תחרות פוטנציאלית  ל-ARM. בעוד שהטכנולוגיה של Arm היא קניינית ודורשת תמלוגים, ל-RISC-V יש פוטנציאל להוריד משמעותית את חסמי הכניסה לשחקנים טכנולוגיים קטנים יותר.

הפוסט קונסורציום של חברות שבבים מובילות הקים חברה שתקדם את תקן לפיתוח טכנולוגיית RISC-V הופיע לראשונה ב-Chiportal.

ספקית טכנולוגיות הקישוריות והחישה החכמה סיוה (נאסד"ק: CEVA), הודיעה כי מעבדי האודיו CEVA-BX1 ו-CEVA-BX2 וחבילת התוכנה לעיבוד אודיו וקול ישולבו בתוכנית Pathfinder  של אינטל ויהיו זמינים ללקוחות מסחריים המפתחים שבבים הכוללים עיבוד מרכזי מסוג RISC-V.

מעבד האודיו BX1 של סיוה ניתן לתכנות ומיועד למכשירי שמיעה, מכשירים לבישים ומוצרי אודיו נוספים המתאפיינים בצריכת הספק נמוכה. הוא מאפשר הפחתת רעשים וביטול הדים, ומתאים ליישומיי היתוך חיישנים. מעבד BX2 מיועד ליישומי אודיו בטלוויזיות חכמות, שיחות ועידה, דיבוריות חכמות, סאונד ברים, ומערכות בידור לרכב.   

״מעבדי ותוכנות האודיו שלנו יהיו זמינים מעתה ללקוחות המפתחים שבבים מבוססי מעבדים מרכזיים מסוג RISC-V במסגרת תוכנית Pathfinder של אינטל״, אמר סמנכ״ל השיווק של סיוה, משה שייר. ״עיבוד אותות היא טכנולוגיה חיונית ליישומי אודיו וקול מורכבים, ושילובה בתוכנית של אינטל יאפשר פיתוח וייצור שבבים מורכבים הכוללים מעבדי RISC-V וכן טכנולוגיות אודיו שלנו״.    

האצת פיתוח העיבוד המרכזי

מנהל מיזמי RISC-V באינטל, ויג׳אי קרישנאן, הוסיף: ״זמינות מעבדי ותוכנות האודיו של סיוה בתוכנית Pathfinder של אינטל היא צעד נוסף במחויבותנו לפישוט והאצת פיתוח שבבים מבוססי עיבוד מרכזי מסוג RISC-V. טכנולוגיות קניין רוחני משלימות ממלאות תפקיד חשוב בפיתוח האקוסיסטם של RISC-V ואנו מרוצים משיתוף הפעולה עם מובילת תעשייה כמו סיוה להרחבת סל הטכנולוגיות עבור המשתמשים שלנו״.

הפוסט סיוה מדווחת כי טכנולוגיות האודיו שלה יהיו זמינות בתוכנית Pathfinder של אינטל למפתחי שבבי RISC-V    הופיע לראשונה ב-Chiportal.

ארכיקטורת פיתוח השבבים הפתוחה RISC-V היא הטכנולוגיה שתזעזע את שוק ה-IP בתחום השבבים, ששוויו 8.6 מיליארד דולרים. "אי אפשר להתעלם מהצמיחה המעריכית: מספר ליבות RISC-V יכפיל עצמו כל שנה ויגיע ב-2025 ל-80 מיליארד יחידות."

רדמונד תיארה בהרצאתה את ההנוכחות של הארכיטקטורה הפתוחה בולטת בתחומי ענן ומרכזי נתונים, תקשורת, IOT, בינה מלאכותית ורכב. "זה הזמן שלנו. RISC-V מעצימה את הקהילה שלנו ומאפשרת לנצל הזדמנויות הולכות וגדלות ציטטה רדמונד את ויליאם לי, אנליסט בחברת Counterpoint Research.

שוק הליבות המבוססות על ארכיטקטורת RISC-V צומח בשיעור שנתי ממוצע של 114.9% ויגיע ל-14% ויותר מכלל ליבות המעבדים המרכזיים עד שנת 2025 ובמספרים – מדובר ב-80 מיליארד ליבות. כך לדוגמה במחקר משנת 2020 עולה כי 23% מפרויקטי ה-ASIC וה-FPGA שילבו את RISC-V במעבד אחד לפחות.

RISC-V היא ארכיטקטורת ערכת ההוראות החינמית והפתוחה שהיא פשוטה ומודולרית, ומאפשרת שיתוף פעולה פתוח וחופש תכנון. אנחנו כעת מתווים לה עתיד אסטרטגי."

צמיחה מעריכית

חברת דלויט צופה כי שוק ליבות העיבוד בארכיטקטורת RISC-V יוכפל ב-2022 לעומת 2021," וכי הוא יוכפל שוב ב-2023, כאשר השוק של המשתמשים הפוטנציאליים של ליבות עיבוד RISC-V ממשיך להתרחב." לדבריה, ב-2021 היו בשוק 2 מיליארד ליבות, כלומר 4 מיליארד ב-2022 ו-8 מיליארד ב-2023.

תעשיית השבבים מביעה אמון ב- RISC-V. כך לדוגמה אינטל השקיע כספים רבים בקהילת RISC-V כדי להאיץ חדשנות במיחשוב פתוח. אינטל פתחה קרן חדשנות בשווי מיליארד דולר כדי לקדם את צמיחתה בשוק ה– RISC-V ולמשוך על ידי כך לקוחות חדשים לשירותי הייצור החיצוניים שלה.

גם מדינות הבינו שכדי לפתח במהירות יכולות ייצור שבבים צריך שהמפעלים יציעו יכולת ייצור שבבים בארכיטקטורת RISC-V. לדבריה, אירופה משקיעה מוקדם כאזרחית קוד פתוח גלובלית. אקסלרטור השבבים של אירופה – EPAC אימץ את פילוסופית הקוד הפתוח כאשר תרם למערכת האקולוגית של RISC-V והוסיף למסד הנתונים של מהדר LLVM, מערכת ההפעלה לינוקס ותוכנות HPC כגון OpenMP ו- MPI. חומרה כמו STX פותחה באמצעות פלטפורמת PULP.

הנציבות האירופית הכריזה על חוק שבבים אירופי חדש בסך 15 מיליארד אירו בהשקעות ציבוריות ופרטיות נוספות עד 2030. חוק זה יוסיף 30 מיליארד אירו של השקעות ציבוריות לאלו שכבר הושקעו בעבר. גם המפעל של אינטל שייבנה בגרמניה בהשקיעה של 17 מיליארד דולר מיועד לייצור בארכיטקטורת RISC-V.

בהמשך פירטה רדמונד את חדירת RISC-V לתחומים שונים: ספקיות ענן, טלפונים חכמים, בינה מלאכותית, IOT ורכב.

ספקיות ענן ומרכזי נתונים

• מאיץ הבינה מלאכותית של אספרנטו כולל 1,000 ליבות RISC-V.
• מעבדי RISC-V Xuantie של עליבאבא עם 4 מעבדי ענן ומעבדי קמה בקוד פתוח
• משפחת מעבדי RISC-V של אימג'יניישן, למחשוב דיסקרטי והטרוגני
• בקר כונן דיסק קשיח של סיגייט עם מעבד RISC-V בעל ביצועים גבוהים.
• גישת שבבכ הביצועים של Ventana לתכנון SoC של מרכזי נתונים
• מעבד Intel Nios מבוסס על RISC-V, המיועד למחשבים בעלי ביצועים גבוהים

תקשורת וטלפוניה:

• מעבד Andes RISC-V שאומץ על ידי SK Telecom עבור מוצרי בינה מלאכותית.
• עליבאבא תומכת ב-Android 12 בליבת RISC-V של 64 סיביות ב-QEMU
• שבב RiSC-V של Sipeed מריץ את טלפון RV64
• עליבאבא משתמשת ב- TensorFlow Lite לזיהוי תמונות וקול במכשירים חכמים.
• מעבד Google Pixel 6 Titan M2 RISC-V, עם מהירות וזיכרון נוספים, עמיד יותר בפני התקפות מתקדמות.

שבבים לתחום הרכב

•  שבבי מערכות מתקדמות מתקדמות מבוססות ראייה לנהג מבית MobileEye המסוגלות להגיע ל-176 טריליון OPS לשנייה עם מעבד RISC-V בעל 12 ליבות.
• ISO 26262 אישר את תהליך פיתוח ASIL D לבטיחות רכב מוטבעת RISC-V עם מעבדי אנדס
• המעבד הגרפי של אימג'יניישן מקושר על ידי ליבת RISC-V עבור עיצובים ברמת ASIL-B עם הסמכה קריטית לבטיחות ISO 26262.
• IAR Systems הרחיבה את הבטיחות הפונקציונלית של שרשרת הכלים Sw משובצת Workbench שלה לליבת RISC-V של NSITEXE, חברת בת של דנסו.
• Europe GaNext מפשטת את ממירי ההספק עם מוליכים למחצה מבוססי GaN עם יעילות וקומפקטיות טובות יותר לשימוש במטענים למכוניות חשמליות.

אלקטרוניקה צרכנית ומערכות IOT

• לוח Huawei Hi3861 RISC-V עבור מפתחי מערכת ההפעלה הרמונית למכשירי IoT
• Zepp Health / Huami פיתחו מערכת הפעלה למחשבים לבישים התומכת בRISC-V
• GreenWaves פלטפורמת ההספק האולטרה-נמוך GAP9 להפחתת רעשים מודעת לסביבתה ומבוססת על רשת עצבית.
• מעבדת RIOS הכריזה על PicoRio, מחשב לוח פתוח RISC-V קוד פתוח במחיר סביר.
• ערכת הפיתוח המהירה בעולם של SiFive עבור מחשבים אישיים מבוסס RISC-V.

תחום הבינה המלאכותית ולימוד המכונה

• עליבאבא קלאוד מספקת את MLPerf Tiny v0.7 במעבד ה- IOT שלה
• StarFive שחררה את פלטפורמת העיבוד החזותי הראשונה בעולם של RISC-V AI
• אנדס הכריזו על מעבדי multicore ו- L2 של בקרי מטמון Superscalar.
• NVIDIA CUDA עושה שימוש ב-Vortex RISC-V GPGPU המאפשרים הגדלה ממעבד גרפי בעל ליבה אחת למעבד בעל 32 ליבות בהתבסס על RV32IMF ISA עם תמיכה ב-API של גרפיקה OpenCL 1.2.

מיחשוב קצה

• מכון Fraunhofer העביר את Tensorflow lite לליבת מעבד RISC-V שלהם עבור יישומי Edge AI כולל הערכת נתוני חיישן, בקרת מחוות או ניתוח רטט.
• Sipeed MAIX החדש של Seeed Studio, לוח בינה מלאכותית RISC-V 64 למחשוב קצה מאפשר להטמיע בינה מלאכותית בכל מכשיר IoT.
• מיקרו מג'יק הכריזה על ליבת RISC-V מהירה של 64 סיביות המשיגה 5GHz ו-13,000 CoreMarks ב-1.1V.
• ליבת SweRV של ווסטרן דיגיטל מאפשרת מגוון של מחשבי קצה.
• Microchip שחררה את ערכת הפיתוח הראשונה של SoC FPGA המבוססת על RISC-V ISA.

מיחשוב עתיר ביצועים

• אשכול E4 של מונטה סימונה יחד עם DEI-UNIBO התורם לארכיטקטורה, תוכנה ואינטגרציה.
• יוזמת מאיץ המעבד האירופית צפויה להכריז על השבב הראשון בארכיטקטורת RISC-V בספטמבר 2022
• שבב הצפנה קוונטית של האוניברסיטה הטכנית של מינכן (TUM) לדרישות אבטחת מחשוב קוונטי
• Tactical Computing Labs – חבילת בדיקות תוכנה ממוקדת HPC עבור GCC ו- LLVM
• Cortus מפתחת ליבת מעבד RISC-V תקינה בעלת ביצועים גבוהים עבור פרויקט eProcessor האירופי.
• פלטפורמת De-RISC HW-SW ל-RISC-V SoC רב-ליבות לבטיחות קריטית ליישומי תעופה וחלל.

לסיכום אומרת רדמונד: "RISC-V היא קהילה של בעלי עניין נלהבים, מסורים ומושקעים כיחידים, כחברות, כאוניברסיטאות, כמוסדות ציבור ומלכ"רים, כאומות וכתנועה גלובלית ומחוברת אחת" והיא כמובן קוראת לכל התעשייה להשתמש בארכיטקטורה הפתוחה.

הפוסט קליסטה רדמונד מנכ"לית RISC-V הבינלאומי: "אי אפשר להתעלם מהצמיחה: מס' ליבות RISC-V יכפיל עצמו כל שנה ויגיע ב-2025 ל-80 מיליארד הופיע לראשונה ב-Chiportal.

טכנולוגית הקוד הפתוח שלנו תחדור ל-14% מהמעבדים בשנת 2019 לא היתה לארכיטקטורת RISC-V:כל דריסת רגל בשוק המעבדים כך שמדובר בזינוק משמעותי, זאת בנוסף להגדלת החדירה בתחומים כמו IOT, תעשיה ורכב. ראיינו את קליסטה רדמונד, מנהלת ארגון RISC-V הבינלאומי לקרת כנס ChipEx2022 שיתקיימו ביום שלישי הקרוב, 10/5/22 בגני התערוכה .

RISC-V מוצג כ-IP פתוחים וחינמיים לפיתוח מעבדים מתקדמים אבל בחיים האמיתיים זה לא ממש בחינם, למה?

רדמונד: "RISC-V" כולל את ארכיטקטורת ערכת ההוראות החינמית והפתוחה, כמו גם הרחבות מאושרות וזמינות באופן חופשי ואלמנטים טכניים קשורים. אלה משמשים כסטנדרטים גלובליים שכל אחד יכול להשתמש בהם בחופשיות ללא תשלום. אנחנו לא מספקים יישומים או כל IP קנייני, את היישומים האלה צריך לפתח משתמש הקצה. הוא נדרש לקבוע את האלמנטים הדרושים, כמו גם לבנות את העיצוב ושלבי הייצור. לפיכך RISC-V הוא למעשה בחינם, ויש קבוצה הולכת וגדלה של אלמנטים קשורים שגם הם מופצים או זמינים מחברים אחרים של התעשייה כאלמנטים קנייניים. המטרה שלנו היא לספק קבוצה חזקה של אבני בניין חופשיות ופתוחות שכל אחד עשוי למנף כדי להמשיך ביישומן."

יש האומרים כי היתרון העיקרי של RISC V הוא העובדה שהוא מודולרי ותומך בהוראות מותאמות אישית מה שהופך אותו לאידיאלי לפיתוח מעבדים ומאיצים מיוחדים. האם זה נכון?

"רוב הארכיטקטורות הקנייניות הנפוצות נוקטות בגישה מצטברת, מה שאומר שיש לך ארכיטקטורת בסיס שיש לה הרחבות ויכולות נוספות שנוספו בעשורים האחרונים. התוצאה היא ארכיטקטורה קניינית בסיסית סביב 1,500 הוראות בסיס. RISC-V נקט בגישה מודולרית, הקפאת RISC-V ISA ב 47 הוראות עם יכולת להוסיף רק את הרחבות שהמיישם נדרש לבנות עבור העיצוב. הדבר מאפשר הזדמנות נדירה להתאמה אישית ולכוונון עדין כדי לאפשר פיתוח שבבים תחרותיים במחיר, בביצועים, בצריכת החשמל ובחופש העיצוב, תכונות שהיה מאתגר להשיג בעבר."

מהו נתח השוק הנוכחי של RISC-V לעומת כתובות IP שפותחו על בסיס ארכיטקטורת arm, MIPS או אינטל.

RISC-V זמינה באופן חופשי לעולם ולכן האימוץ מאתגר למדידה. הדבר נכון לגבי כל תקן עולמי או תוכנת קוד פתוח. אנו עובדים עם קהילת האנליסטים כדי לכלול את RISC-V בסקרים הרגילים שלהם ובניתוח השוק כדי שנוכל ללכוד הבנה טובה יותר של הנתח הנצרך על ידי משתמשי RISC-V. אנו רואים אתגר נוסף בצמיחה המהירה מאוד של מרחב המוליכים למחצה באזורים שבעבר לא היו קיימים. מכון המחקר Counterpoint Research הצביע בספטמבר 2021 כי שוק הקניין הרוחני הכולל של המוליכים למחצה יגדל מ-5.2 מיליארד דולר ב-2020 ל-8.6 מיליארד דולר עד 2025, כאשר RISC-V תרכוש נתח של 28% משוק ה-IOT, 12% מהשוק התעשייתי ו-10% משוק האוטומוטיב. במארס 2021 גילה מחקר של סמיקו כי RISC-V תגיע ל-14% מהמעבדים עד שנת 2025, תחום בו לא היתה נוכחת כלל ב-2019."

מהן המטרות של ארגון RISC-V הבינלאומי?

" RISC-V היא קהילת הבית ויחידת והפיתוח המרכזית של אבני הבניין הטכניות הפתוחות הקריטיות כדי לאפשר גישה טכנית ועסקית חדשה לעיצוב מיקרו-מעבד. המטרה שלנו היא להבטיח ש-RISC-V יתבסס על הבסיס הפורה ובר הקיימא ביותר עבור מחשוב פתוח שהעולם ראה אי פעם וימשיך לבנות את העידן הבא של המחשוב. RISC-V הוא ארגון ללא מטרות רווח המונע להצלחה על ידי האינטרס הקולקטיבי המשותף, ההשקעה והמסירות של הקהילה שלנו. אנחנו כאן כדי לתמוך בהצלחתם של כל בעלי העניין באמצעות שש תוכניות חיוניות.

•  תוצרים טכניים. משילות טכנית, קבוצות עבודה לטיפוח הרחבות ותוצרים טכניים אחרים, להגדיר ציוויים טכניים אסטרטגיים.
• תאימות ואימות. פרופילים ופלטפורמות ובדיקות תאימות לארכיטקטורה (ACT) ובדיקות תאימות פלטפורמה (PCT) כדי להבטיח שלעיצובים יהיו בדיקות ומסגרות אחרות כדי להבטיח את תאימותם ל- RISC-V ISA הבסיסי ולהרחבות.
• נראות. הגברת החדשות, התוכן וההצלחה של החברים באמצעות כתבי עת וניתוחי אנליסטים, תוכניות תוכן מקוריות של RISC-V לתעשייה ואירועים אזוריים
• – למידה והכשרה. למידה מקוונת רב-שכבתית, חיבור אוניברסיטאות למעבדות, מבחנים ותוכניות לימודים, שותפי הכשרה RISC-V, משאב למשרות והתמחות.
• – סנגור + בריתות. הבטחת קהילות מהנדסים מקומיות מחוברות היטב ונתמכות באמצעות שגרירי RISC-V, הקמת בריתות גיאוגרפיות ותעשייתיות, קבוצות מפתחים מקומיות ואירועים
• חילופי ידע. שוק מקוון של ספקים, מוצרים, שירותים ומשאבי למידה.

איך את רואה את העתיד של RISC-V? איפה אתם (RISC-V הבינלאומי) הולכים להיות ב 5 השנים הבאות?

"בשנים הקרובות התעשייה תחווה את RISC-V בכל תחומי המחשוב המרכזיים – החל מהטמעה ועד לארגון, מהצרכן ועד ל- HPC, מההספק הנמוך ביותר ועד למעבד הרב-מעבד בעל הביצועים הגבוהים ביותר. אנחנו כבר רואים כמעט רבע מכל התחלות העיצוב החדשות הכוללות RISC-V במעבד אחד לפחות (פורום עיצוב טק, נובמבר 2020) ואנחנו יודעים על מיליארדי ליבות שכבר קיימות בשוק. RISC-V תמשיך לצמוח מ-2,700+ החברים הנוכחיים שלנו ו-53 קבוצות עבודה טכניות, כמו גם 8,500+ מהנדסים מעורבים כדי לקדם את מצב האמנות, המחויבות האסטרטגית של בעלי עניין מסטארט-אפים לחברות רב-לאומיות, ואימוץ רחב בכל התעשיות. אנו גדלים בקצב חסר תקדים בחומרה, ורואים מומנטום מדהים גם במערכת האקולוגית של התוכנה. בנוסף לכל מערכת ההפעלה העיקרית של לינוקס, יש לנו עכשיו גם אנדרואיד 12 על RISC-V ו RISC-V משובץ בטלפונים של MediaTek הנמכרים ברחבי אסיה.|

לסיכום אומרת רדמונד: "כפי שהעולם פנה בעבר ללינוקס כפלטפורמת התוכנה לשיתוף פעולה, חדשנות, מסירות אסטרטגית טכנית ועסקית – אנו רואים כעת את השינוי הזה עם RISC-V כפלטפורמת החומרה לדורות הבאים."

קליסטה רדמונד תשתתף כמרצה בכנס ChipEx2022 שיערך ב-10 במאי, 2022 במרכז הכנסים Expo Tel Aviv . להשתתפות בכנס ניתן להירשם באמצעות לינק זה

הפוסט לקראת ChipEx2022: מנכ"לית איגוד RISC-V הבינלאומי: טכנולוגית הקוד הפתוח שלנו תחדור ל-14% מהמעבדים הופיע לראשונה ב-Chiportal.

מאגד GenPro, הפועל במסגרת תוכנית המאגדים של רשות החדשנות, קיים יום עיון בינלאומי בהשתתפות כ-200 איש, לסיכום שלוש שנות פעילות בנושא טכנולוגיית RISC-V. במאגד שותפות בין היתר החברות ווסטרן דיגיטל  ,NVIDIA DSPG ,סיוה, Satixfy ועוד, יחד עם הטכניון ואוניברסיטאות תל אביב, בר אילן ובן גוריון.

בימים אלה השלים המאגד שלוש שנות מו”פ שבהן פותחו שני סוגים של יחידת עיבוד מרכזית (CPU) מבוססות RISC-V – הראשונה היא ליבת ה-Pulpenix  עבור שימושי Embedded והאינטרנט של הדברים (IoT) בעלת ביצועים טובים בהספק נמוך; השנייה בעלת ביצועים גבוהים ליישומים כבדים יותר, כולל לינוקס.

בכנס הכריז מאגד GenPro על שיתוף ליבת ה -Pulpenix שפותחה במסגרת המאגד, שתהיה פתוחה ללא עלות לכל חברה ישראלית. המאגד מציע, דרך מעבדת Enics באוניברסיטת בר אילן, תכנון מלא למעבד RISC-V בעל ביצועים גבוהים שיוצר בסיליקון ונבדק במעבדה.

הפוסט מאגד רשות החדשנות לתחום השבבים השלים פיתוח שני שבבי RISC-V בתוך שלוש שנים הופיע לראשונה ב-Chiportal.

אימפראס, ספיקת פתרונות אימות עבור RISC-V, ו- Codasip, ספקית  IP של מעבד RISC-V הניתן להתאמה אישית, הודיעה היום כי קודסיפ אימצה את עיצובי הייחוס של אימפראס ואת פתרון ה- DV של Imperas עבור Codasip IP. Codasip השקיעה רבות באימות מעבדים כדי לספק מעבדי RISC-V איכותיים.

Codasip כללה דגמי התייחסות של Imperas ב- Testbenches שלה כדי להבטיח זרימת אימות יעילה המתאימה למגוון רחב של תכונות ואפשרויות גמישות תוך שינוי קנה המידה על פני מפת הדרכים כולה של ליבות עתידיות כדי לאפשר אישור קפדני של איכות פונקציונלית.

RISC-V היא ארכיטקטורה מודולרית המציעה יכולות רבות ושונות של הוראות בסיס, הרחבות אופציונליות סטנדרטיות והוראות מותאמות אישית – המעלה חששות לגבי בטיחות היישומים וגורמת סיכון לפיצול. הבדיקה הפנימית של Codasip כבר משתמשת במודל פנימי מדויק להוראות, במספר מקורות של בדיקות ישירות ואקראיות (פנימיות ומבחוץ), ובמספר טכנולוגיות שונות כדי לבדוק ולהבטיח תאימות למעבד. מודלי הפניה הניתנים להגדרה של Imperas כבר נבדקו במלואם ומאפשרים את כל אפשרויות התצורה הדרושות כדי לתמוך בתצוגה מקיפה זו.

הפוסט Codasip מאמצת את פלטפורמת אימפראס לאימות מעבדי RISC-V הופיע לראשונה ב-Chiportal.

אתר החדשות הרוסי Vedomosti.ru דיווח לאחרונה כי התאגיד הרוסי הגדול רוסטק, המתמחה בהשקעות טכנולוגיה בגיבוי ממשלת רוסיה, חתם על עסקה עם חברת השרתים Yadro וחברת תכנון השבבים Syntacore לפיתוח מעבדי RISC-V למחשבים, מחשבים ניידים ושרתים. דיווחים ראשוניים מצביעים על כך ש- Syntacore תפתח גרסה  חזקה מספיק של RISC-V בכדי להניע את מערכות הממשל והחינוך ברוסיה החל משנת 2025.

עלות הפרויקט מוערכת בכ -30 מיליארד רובל (400 מיליון דולר), כאשר מארגני הפרויקט מתכננים למכור 60,000 מערכות המבוססות על מעבדים חדשים המכילים ליבות RISC-V כליבות העיבוד העיקריות.

לפי הדיווחים המטרה היא לבנות מעבד בעל 8 ליבות, הפועל ב -2 גיגה-הרץ, תוך שימוש בתהליך 12 ננומטר, כלומר – הטכנולוגיה העיקרית  שבה מייצרת כיום חברת גלובל פאונדריז הנמצאת בבעלות ממשלת אבו דאבי.

הפוסט רוסיה מתכננת מעבדי RISC-V למחשבים ניידים: 8 ליבות, 2 גיגה-הרץ, 12 ננומטר. הופיע לראשונה ב-Chiportal.

במרכז האקדמי רופין, התקיים לראשונה האקתון מעבד RISC-V עם מאיץ לבינה מלאכותית, בהשתתפות כ- 60 סטודנטים מהפקולטה להנדסה, הלומדים לתואר הנדסת מחשבים והנדסת חשמל.

במהלך ההאקתון, הסטודנטים התחלקו ל- 30 קבוצות והתמודדו עם משימה מאתגרת של פיתוח מאיץ חישוב הכי מהיר לבינה מלאכותית. המאיץ שולב עם מעבד ה- RiscV אשר מבוסס על קוד פתוח ונמצא במוקד העניין של תעשיית ההיי-טק וקהילת המחקר.

הסטודנטים נחשפו לאתגרים מעשיים שאיתם מתמודדים בתעשייה ובמחקר- שילוב בין חמרה לתוכנה, מקביליות, חלוקת עבודה בין המעבד למאיץ ואילוצים של עלות ואנרגיה.

בין נותני החסויות שנציגיהם לקחו חלק בצוותים – Western Digital, Veriest, INNOVIZ, IEEE COMPUTER SOCIETY.

הפרויקטים שהגיעו לשלושת המקומות הראשונים:

במקום הראשון – אנה בס ואלכס אברמוב, סטודנטים שנה ד' בתואר הנדסת מחשבים – הצוות פיתח מכפל מטריציות מקבילי אשר הופעל על ידי מעבד ה- RiscV. המכפל ביצע גישות עצמאיות למערכת הזיכרון לטובת קריאת הנתונים וביצוע החישוב. הצוות זכה בפרס כספי על סך 4,000 ₪

במקום השני – הילה מסטורוב וניר ברק, סטודנטים שנה א' בתואר הנדסת מחשבים – הצוות פיתח יחידת האצה חומרתית המשלבת עבודה משותפת יחד עם מעבד ה- RiscV. פתרון ההאצה הכולל היה משולב חומרה ותכנה. הצוות זכה בפרס כספי על סך 2,500 ₪.

במקום השלישי – יקיר חסיר , סטודנט שנה ב', בתואר הנדסת מחשבים – יקיר פיתח מאיץ חמרה מקבילי המבוסס על עיקרון זרימת נתונים (data flow) אשר הופעל על ידי מעבד ה- RiscV, יקיר זכה בפרס כספי על סך 1,000 ₪.

הפוסט האקתון מעבד RISC-V עם מאיץ לבינה מלאכותית התקיים במרכז האקדמי רופין הופיע לראשונה ב-Chiportal.