במפגש בכירי תעשיית השבבים במסגרת כנס ChipEx2025, הציג קובי חנוך, מנכ"ל וויביט ננו, סקירה מעמיקה של עתיד הזיכרונות הבלתי־נדיפים (NVM) והטמעתם במערכות על־שבב (SoC).

“חנוך פתח בהצגת המגבלות האופייניות לטכנולוגיית פלאש המובנית, לרבות מהירות גישה נמוכה, צריכת הספק גבוה, עמידות מוגבלת בטמפרטורות קיצוניות וקושי בסקלאביליות מתחת ל-28 ננומטר, והסביר מדוע המעבר לפתרונות אלטרנטיביים הפך לנחוץ בתכנון שבבים מודרניים.”

בהמשך, הציג חנוך סיכום קצר של ניסיונות העבר והכשלונות הטכנולוגיים שאפיינו ויכוחים בתחילת שנות האלפיים סביב מחליפי פלאש, כגון FeRAM, PCM, MRAM ו-3D XPoint.

“אף ש-MRAM הגיע לייצור סדרתי דרך חברות כמו Everspin, העלויות הגבוהות והרגישות לשדות מגנטיים הגבילו את אימוצו. בשנים האחרונות צבר תאוצה פתרון ה-RERAM (Resistive RAM), אשר מציע עלות ייצור נמוכה משמעותית, עמידות עד 150 °C ומחזורי כתיבה של יותר מ-100,000.”

חנוך תיאר את עקרון הפעולה הפשוט יחסית של RERAM ומיקד ארבעה תחומי יישום בולטים: מוצרי צריכה עם ניהול הספק חכם, רכבים בתהליכים מתקדמים, בינה מלאכותית בקצה ונוירומורפיקה.

“שילוב RERAM מאפשר למקם את הזיכרון בסמוך למעגלים האנלוגיים ללא פגיעה בתפקודם, ובכך לייעל עלויות ולצמצם את מספר השבבים הנדרש במערכת.”

בסיום, הציג חנוך את מסלול ההטמעה של וויביט ננו בשיתוף LETI בצרפת, SkyWater בארה"ב ו-BB Hi-Tech, כולל שבבים תפקודיים ב-22 ננומטר ותעודות AEC-Q100.

חנוך סיכם: “וויביט ננו עומדת כספקית העצמאית היחידה של טכנולוגיית RERAM המוכנה לייצור סדרתי, וצפויה להניע מהפכה בזיכרונות בלתי-נדיפים, שתעצים יכולות עיבוד, תפחית צריכת הספק ותייעל עלויות ביישומים מתקדמים.”

הפוסט ReRAM – העתיד של הזיכרונות הבלתי־נדיפים במערכות על־שבב הופיע לראשונה ב-Chiportal.

חברת Cadence (קיידנס) השיקה פתרון זיכרון חדש מסוג DDR5 12.8Gbps MRDIMM Gen2 IP, המיועד לשימוש במרכזי נתונים וביישומי בינה מלאכותית. הפתרון משלב בקר (controller) ורכיב PHY בארכיטקטורה אחת, ומבוסס על תהליך הייצור TSMC N3P. מדובר במימוש מסחרי ראשון מסוגו לזיכרון מסוג MRDIMM במהירות 12.8Gbps, המכוון לשוק הצומח של מערכות SoC וצ'יפלטים עתירי ביצועים.

הפתרון החדש מותאם לעומסי עבודה גוברים בתחום הבינה המלאכותית, במיוחד בענן ובארגונים, ודורש רוחב פס משופר, צפיפות זיכרון גבוהה ואמינות תפעולית. לדברי קיידנס, מדובר בשדרוג משמעותי לעומת רכיבי DDR5 סטנדרטיים, שהמהירות המרבית שלהם עומדת על 6400Mbps – כלומר, הכפלת קצב ההעברה.

המערכת כוללת תכונות RAS (אמינות, זמינות ותחזוקה) וכן מנגנוני הצפנה בהשהיה נמוכה. היא נבדקה ואומתה בשילוב MRDIMM מדור שני (Gen2) ומודולים של Montage Technology, המבוססים על שבבי MRCD02/MDB02. בנוסף, הזיכרון נבדק עם DRAM של חברת Micron מהדור 1-gamma.

לדברי פראבין ויידיאנאתן ממיקרון, השילוב בין זיכרון DRAM של החברה לפתרון ה-DDR5 של קיידנס מספק את הבסיס להפעלת יישומי AI ולמידה חישובית עתירי משאבים. גם סטיבן טאי מ-Montage Technology התייחס לשיתוף הפעולה, והדגיש את ההתאמה לשרתים מהדור הבא.

מערכת הזיכרון נועדה להשתלב בתהליכי תכנון SoC וצ'יפלטים מתקדמים, עם אפשרויות גמישות למיקום רכיבים (floorplanning) והתאמה לפי צרכים שונים של צריכת חשמל וביצועים. לדברי בויד פלפס, סמנכ"ל בקיידנס, הפתרון נותן מענה לדרישות השוק במונחי ביצועים ותכנון ארכיטקטוני.

פתרון ה-DDR5 של קיידנס אומת בשילוב עם כלי Verification IP של החברה, במטרה לאפשר תהליך אימות מהיר של מערכות SoC. המערכת כוללת גם כלי System Performance Analyzer המאפשר למדוד ביצועים ברמת המערכת הכוללת.

לדברי החוקרים והמהנדסים המעורבים, השילוב בין תכנון חומרה, אימות מהיר ובחינה בזמן אמת מספק מסלול ישים למימוש מערכות AI מתקדמות, תוך שמירה על יעילות תכנון ודיוק ביצוע.

הפוסט קיידנס משיקה פתרון זיכרון חדש ליישומי בינה מלאכותית הופיע לראשונה ב-Chiportal.

הזדמנויות הקריירה למהנדסי שבבים באינטל הן כמעט אינסופיות. כך עולה משיחות עם שלושה מנהלי מחלקות במרכזי הפיתוח של אינטל בחיפה ובפתח תקווה. כל מהנדס יכול למצוא את מקומו בכל שלבי מחזור החיים של השבב; מהתכנון ועד ל-Post Production והאריזה.

ירון אלנקרי, מנהל פיתוח SoC בשבבים העתידיים של אינטל למחשבים אישיים, מתאר את סביבת העבודה בקבוצה: "הקבוצה אחראית על פיתוח הדורות הבאים של מעבדי אינטל משלב ההגדרה ועד ההטמעה בתוך המחשב הביתים הנמצאים בבית של כל אחד מאיתנו.

למעשה מה שנקרא מעבד הוא בעצם SOC (System on Chip), מערכת שלמה המשלבת את רוב התפקידים של המחשב כשבליבה מעבד מתקדם של אינטל (CPU). במערכת זו ישנם גורמים נוספים המטפלים בבינה מלאכותית, גישה לזיכרון, תקשורת בין המעבד להתקנים חיצוניים (PCI Express) ועוד פעולות רבות. עם סיום המימוש, המוצר מיוצר בתהליכים המתקדמים ביותר בתעשייה וזאת על מנת לייצר מוצר מנצח, חזק, מהיר וחסכוני באנרגיה".

המהנדסים בקבוצת הפיתוח של הפרויקט שעליו אחראי ירון עוסקים בתחומים רבים ומגוונים: הגדרת הארכיטקטורה, פיתוח קוד RTL design)), אימות (ולידציה/וריפקציה), תכנון מעגלי הבדיקה של המוצר (DFT), שילוב כל המרכיבים יחד על ידי קבוצת האינטגרציה ויישום של קבוצת הבאקנד שאחראית על תהליך המעבר מקוד כתוב למעגלים אלקטרונים המורכב ממיליוני טרנזיטורים בעלי תכונות פיזקליות המשיפעות באופן ישיר על ביצועי השבב והאנרגיה שהוא צורך. 

פיתוח השבב בתהליכי הייצור הכי מתקדמים בתעשייה מהווה אתגר בפני עצמו ומציב רובד נוסף של סיבוכיות. הצורך לתת מענה לתחרות האגרסיבית בשוק ולחדש הוא בלתי פוסק ומייצר עבודה רבה ואתגרים חדשים. תפקידה של קבוצת הפיתוח הוא לשפר תמידית תוך שמירה וללא פשרה על יעדי הביצוע, האיכות ולוח זמנים.

"למהנדסים שלנו יש אפשרות להתמחות ולגעת בתחומים רבים כולל פיתוח יכולות רוחביות, אנחנו משתמשים בטכנולוגיות המתקדמות ביותר על מנת להביא את המוצר הטוב והמתקדם ביותר ללקוח. לכל מהנדס אצלנו יש חלק משמעותי בפיתוח ואנו תלויים בכישורים המצויינים שלכל אחת ואחד מחברי הצוות על מנת לנצח", מסכם ירון.

פיתוח אישי של כל עובד

אלקנה אסולין מנהל תחום Client Post Silicon Validation מציע הזדמנויות למהנדסים בתחומים קצת שונים. הקבוצה, המעסיקה 150 עובדים, שותפה בפיתוח הארכיטקטורה והתכנון מהזוית המערכתית (System). הפיתוח מכסה את כל השלבים מהגדרת המעבד, הרכיבים הדרושים להבאתו לנקודה האופטימלית למשתמש מבחינת ביצועים, צריכת חשמל וכלה בפונקצינליות וחוויית המשתמש כגון יצירת תוכן ו-Streaming. 

השלב הראשון הוא שלב ה-Enabling , לוקחים מעבד שרק יצא מהמפעל שבשלב זה הוא לא יותר  מחתיכת סיליקון בסיסית ומתקינים אותו על לוח אם במירוץ לעבר OS Boot & Feature Enabling  תוך שליטה באלפי פרמטרים וקונפיגורציות. השלבים הבאים הם אימות (Validation) וכוונון (Tuning). "העובדים אצלנו כמעט כולם מהנדסי חשמל בוגרי האוניברסיטאות המובילות בתחומים של הנדסת חשמל ומדעי המחשב. נדרשים מהם רוחב ועומק אינסופיים. אמנם בסוף היום מהנדס עובד על בלוק IP מסוים אבל הוא צריך לדעת איך עובדת הפלטפורמה ואיך בסופו של דבר עושים אינטגרציה לכל המרכיבים. מהנדסי פוסט סיליקון יכולים לא רק להגדיר את הבעיה אלא גם לפתור אותה, בין אם זה באמצעות תיקוני חומרה או תוכנה.

"החבר'ה שלנו בקבוצת הוולידציה מביאים לכך שכל הפיצ'רים בשבב עובדים בפעם הראשונה על מערכת אמיתית המדמה את מערכת הלקוח. הם עובדים עם קבוצות שונות; ארכיטרקטיים, דייזנרים ועוד. הם המומחים שמבינים איך אמור השבב להתעורר לחיים ולמצות את הפטנציאל הגלום בו.

כל מי שמפתח מוצר סיליקון מכיר את הרגע הזה שמשלב קיצוניות מטורפת של ריגוש ופאניקה כשאתה מנסה להפעיל צ'יפ חדש במעבדה – PowerON –  לאחר חודשי פיתוח ארוכים. אתה מצפה לרכיב בתפקוד מלא וחושש מבאג קריטי משתק. ברגע שאתה מצליח, הרכיב מתעורר, מתאתחל, הדאטה עובר מקצה קצה, והרכיב מתפקד בחיים האמיתיים בהתאם למודל והסימולציות, זה סופר מרגש!!

כל מעבד כולל מיליארדי טרנזיסטורים שלכל אחד יש רצף הפעלה משלו. מספיקה טעות ברכיב אחד קטן, וזהו. לך תמצא את הבעיה. רמת הסיבוכיות בשבב היא עצומה".   

אסולין שם דגש גדול על פיתוח הקריירה של העובדים בולידציה. "יש לנו  שיטה מסודרת לתכנון קריירה. עבור כל עובד בונים תכנית משותפת של קידום הקריירה שלו בטווח של חמש שנים קדימה תוך התמקדות בטופ טאלנט. אנו יוצרים סינרגיה בין הצורך העסקי לבין הרצונות של העובד תוך שיתוף  פעולה עם האקדמיה, ומחלקות הנדסה אחרות באינטל, כדי שאותו העובד יוכל להתפתח לכיוונים חדשים בתחום הנדסת השבבים/תוכנה.

אפשר להגיע לתפקידים טכנולוגיים בכירים גם בולידציה ולפתח קריירה משמעותית כ-Fellow מבחינת הידע והעומק שאתה צובר. המעוניינים יוכלו להגיע לתפקידי דיזיין/ארכיטקטורה בזכות העובדה שהעיסוק קרוב מאוד לחומרה ולתוכנה יחדיו. באופן כללי קבוצת הוולידציה היא ציר מרכזי ומשמעותי באינטל".

מושיקו אמר, מנהל קבוצת פיתוח ה-CORE – הלב של המעבד ואשר אחראית על פיתוח הלוגיקה של המעבד, מספר על ההזדמנויות במחלקה שלו שבה 230 עובדים וכולם בישראל.

מכיוון שמדובר ב-IPs גדולים, הפיתוח הלוגי נעשה בחלקים על ידי קבוצות נפרדות והחיבור של כל הממשקים הללו אחד לשני ולכל הרכיבים החיצוניים נעשה בקבוצת האינטגרציה שאנחנו מגדירים כתפקיד נפרד.

איך אתה מקדם עובדים בקבוצה שלך?

"אנו משקיעים רבות בפיתוח אישי של כל עובד. אופי הקריירה עשוי להשתנות בין עובד לעובד כתלות ביכולות שלו ובתחומי העניין. בעבר בחנו קידום של עובדים רק לפי יכולת הניהול שלהם. היום מסתכלים גם על הפיתוח הטכני.

"אפשרות אחת היא מעבר בין קבוצות שונות בתוך ה-CORE ובכך לאפשר גיוון של ההתמחויות – מסלול רוחבי. אפשרות שניה – מסלולי אורך – בתוך הקבוצות שלהם בין תחומים שונים. לדוגמה בפרויקט הנוכחי לקחנו מהנדסים בעלי אורינטציה של Back End Design והעברנו אותם ל-Front End. זה היה פיתוח משמעותי עבורם. איפשרנו להם גם לקבל הדרכה וייעוץ מהמנטורים הכי טובים ומיסדנו מערכת תומכת. הכי חשוב הוא שתהיה יד מכוונת של המנהל בעבור כל אחד מהעובדים. שכל אחד מהם יסגל ראייה שלוקחת את הרצונות של המנדס/ת ומאפשרת לו לעשות כמה קריירות בתוך אינטל".

הזדמנות של פעם בעשרים שנה ומעבר לשיטות סטנדרטיות

לדברי אמר, אינטל נמצאת בעיצומה של מהפכה בעולם ה-CORE ושבעבר פותח בשיטות פנימיות של אינטל. "כעת אנחנו במעבר מסיבי להפיכת כל תהליך ה-IP הארוך והמסובך, לכזה שעומד בתקנים מקובלים בתעשייה ומשתמש בכלים הנפוצים בה. זו כשלעצמה עבודה שמייצרת הרבה עניין ואתגר ומספקת הזדמנויות למי שרוצה להצטרף לאתגר.

"אינטל היא המקום היחיד בישראל שבו בתוך אותה חברה ובתוך אותו ארגון נעשה גם הפיתוח של הליבות, גם פיתוחי המוצרים, גם פיתוח ה-SoC , וגם הייצור והאימות שלאחר הייצור. אנו מטפלים בכל מחזור החיים של השבב, וזה נותן פרספקטיבה ואפשרות לרכוש ידע שקשה להשיג בחוץ. לכל השלבים הללו יש מרכזים בישראל, החל מהארכיטקטורה, דרך קבוצת תכנון הSoC (הקבוצה שבראשה עומד ירון אלנקרי), תכנון ה-IPs המרכזיים כולל ה-CORE, ההטמעה של התכנון הפיזי, הייצור שחלקו נעשה בקרית גת והפוסט סיליקון בראשותו של אלקנה אסולין.

המגוון הזה מאפשר לכל מהנדס למצוא את מקומו במחזור החיים ולהתפתח", מסכם אמר.

הכתבה בחסות חברת אינטל.

הפוסט ראיון חגיגי: הזדמנויות הקריירה למהנדסי שבבים באינטל הן כמעט אינסופית הופיע לראשונה ב-Chiportal.

החברות NXP סמיקונדקטורס ו-ARM הציגו בתערוכת האלקטרוניקה הבידורית (CES) שהתקיימה בלאס וגאס את משפחת המוצרים  NXP 847x/8x/9x SoC שהוכרזה לאחרונה, המתבססת על מעבדי Cortex של ARM. משפחת ה- NXP PNX847x/8x/9x מייצגת את פלטפורמת ה-SoC (מערכת על-גבי שבב) המשולבת הראשונה בעולם של קופסת ממיר בתהליך 45 ננומטר, המשלבת מקלטי שידור רב-ערוציים. משפחת
ה- NXP PNX847x/8x/9x משתמשת במעבדים Cortex-A9 MPCore ו-Cortex-M3 מבית ARM כדי לאפשר יצירתו של פתרון בעל רמת ביצועים גבוהה ונצילות אנרגיה משופרת ברמת עלויות נמוכה.

מעבד ה-ARM Cortex-M3 אחראי לתיאום של ניהול ההספק עבור כל המערכת, מה שמאפשר למשפחת ה- NXP PNX847x/8x/9x להעניק למשתמשים מיטוב הספק גמיש ואפשרות של עבודת המערכת במצב המתנה בהספק נמוך ביותר, ובמקביל מתיר ליצרניות OEM שמייצרות קופסאות ממיר לעמוד במפרטים כל הגרסאות העדכניות ביותר של הסכם וולנטרי ושל ה-EnergyStar .

משפחת ה- NXP PNX847x/8x/9xמבוססת על ארכיטקטורת המעבדים של ARM Cortex-A9 MPCore בעלת רמת ביצועים גבוהה וחיסכון בהספק, ועל-כן היא מקנה למשתמשים רמה גבוהה של ביצועי מערכת ביישומים של הזרמת וידאו DVR מאובטח לכמה חדרים על רשתות ביתיות ובמנועי תווכת STB מבוססי Java. השילוב של מעבדי ARM Cortex-A9 על המערכת האקולוגית המקיפה שלהם הכוללת תוכנות אינטרנט ביחד עם המערך העשיר של טכנולוגיות פענוח חומרה מבוססות  DSP וחומרות מבית NXP מאפשר לחברות להציע לצרכנים רמת ביצועים מובילה בתעשייה עבור סביבות ממשקי משתמש המבוססות על טכנולוגיות דפדפן רשת ועל AdobeFlash. אימוץ של מעבד ה-ARM Cortex-A9 MPCore לשימוש בשוק ה-STB מאפשר ל-NXP ליהנות גם מהמערכת האקולוגית המקיפה והמתרחבת של ARM.

הפוסט NXP הציגה מערכת על-גבי שבב של קופסת ממיר המבוססת על מעבדי Cortex-A9 ARM הופיע לראשונה ב-Chiportal.

.

מערכות SOC עתידיות צפויות לכלול מאות מודולים. מרבית המודולים יהיו קנויים או ממוחזרים מפרויקטים קודמים (IP reuse), והאתגר העיקרי יתמקד בחיבור כל המודולים ויצירת תשתית לתקשורת יעילה ביניהם. בטכנולוגיות עתידיות, התקשורת בין המודולים על שבב עלולה להפוך צוואר הבקבוק העיקרי בביצועים ובהספק של ה-SOC כולו. עד כה פתרו את בעיית התקשורת ע"י שימוש ב-bus משותף או ע"י יצירת ערוצי תקשורת יעודיים בין זוגות של מודולים. ה- bus המשותף כבר לא מספק את הדרישות הביצועים ההולכות וגדלות של SoCs מודרניים, מגביל את ביצועי המערכת בגלל קיבולו ההולך וגדל, ומעלה בצורה ניכרת את צריכת ההספק של השבב. הפתרונות היעודיים הם בדרך כלל יקרים ומסובכים, הן בגלל מאמץ התכנון המחודש מידי פעם והן בשל הצורך להתמודד עם מספר מודולים ההולך וגדל. יתרה מזאת, ההשהיה על קווי תקשורת גלובליים על שבב בטכנולוגיות מתקדמות, נעשית פי כמה יותר גדולה מהשהיית החישוב בתוך המודולים. כבר עכשיו תקשורת גלובלית על שבב לוקחת לעיתים כמה מחזורי שעון של המודולים, ובעיה זו הולכת ומחמירה. בעייה נוספת טמונה בריבוי שעונים, ובצורך בתקשורת מהירה בין אזורי שעון שונים הפועלים בתדרים שונים.

לפיכך עולה צורך לפתח דור חדש של ארכיטקטורות תקשורת על שבב, שיאפשרו פיתוח מהיר ויעיל של SOC מסובכים ושיאפשרו ניצול יעיל של כוח החישוב הזמין וההולך וגדל של השבבים. קבוצת המחקר שלנו בטכניון מובילה מחקר של ארכיטקטורות תקשורת כאלה ל-SoCs עתידיים. אנו חוקרים ארכיטקטורת תקשורת המבוססת על רשת המורכבת מנתבים וערוצי תקשורת ביניהם. פרוטוקול התקשורת בין המודולים ישתנה לחלוטין, ותהיה הפרדה מוחלטת בין תפקידי חישוב (בתוך המודולים) לתפקידי תקשורת (בין המודולים). התקשורת תתבצע באמצעות חבילות שיעברו ברשת. הרשת תיתן מענה למגוון רחב של בעיות. הרשת תספק רמות שונות של Quality of Service לסוגים שונים של תקשורות, ותפתור בעיות סינכרוניזציה בתקשורת בין מודולים הנמצאים באזורי שעון שונים. קווי התקשורת יתנו מענה לבעיות ברמה הפיסית ,כמו רעש, גילוי ותיקון שגיאות תקשורת. הקווים יתוכננו למהירות מקסימלית ומינימום הספק. הנתבים יהיו קטנים ומהירים על מנת לחסוך שטח סיליקון ולהגדיל ביצועים. לדוגמה, מינימום שטח מושג ע"י הקטנת שטח חוצצים בנתבים, ניתוב wormhole , ומיפוי כתובות רשת שאינו מצריך טבלאות ניתוב גדולות ויקרות. תקשורת חבילות מאפשרת רמת אבסטרקציה יותר גבוהה. למשל אפשר לחסוך קווי תקשורת יקרים בין מודולים המחליפים ביניהם פסיקות לעיתים רחוקות ע"י קידוד הפסיקה כחבילה ושליחתה על תשתית הרשת הקיימת.

באופן כללי רשתות עדיפות על פני bus וערוצים מיוחדים כי הן יותר מהירות, מאפשרות העברת תקשורות רבות במקביל, וכן הן מודולריות וניתנות בקלות להרחבה ולתמיכה במספר מודולים ההולך וגדל. רשתות על שבב פשוטות הרבה יותר מרשתות אחרות (כגון LAN) כי אין צורך לתמוך במגוון פרוטוקולים קיימים, אין בשבב שינויים דינמיים כמו חיבור או ניתוק מודולים, אין נפילת לינקים, וכל צרכי התקשורת ידועים מראש. הרשת עם הטופולוגיה שלה  מתוכננת ומותאמת בזמן תכנון השבב לפי הצרכים, התעבורות וQuality of Service- היחודיים של ה-SOC המתוכנן. כל אלו הם מותרות שאינם קיימים בד"כ אצל מתכנני רשתות רגילות. לעומת זאת, רשתות על שבב כפופות לאילוצי מחיר אחרים, שעיקרם שטח הסיליקון שתופסת הרשת וההספק הנצרך בה.

השימוש ברשתות על שבבים (NOC) מצריך מהפך מחשבתי ומתודולוגי: יש לארוז את התקשורות בצורת חבילות במקום שימוש בגישה למרחב זכרון או DMA, ויש לשנות את הגישה הארכיטקטונית. אבל השימוש ב-NOC תומך בקיצור time-to-market ובפישוט התכנון של SOC וכן ב-IP reuse. כמו כן, נדרש לפתח אלגוריתמים ותוכנות EDA שיסייעו לתכנן SOC  המבוסס על NOC יעיל: התוכנה תוזן ברשימת המודולים ואפיוני התקשורות ביניהם, תייצר מיקום אידיאלי של המודולים על השבב וכן תייצר (אוטומטית) את הרשת—ממשקים למודולים, נתבים וערוצי תקשורת.

לסיכום, רשתות על שבב נראות כפתרון מתבקש לבעיות תקשורת ואינטגרציה של SOC  עתידיים, ובינתיים נדרש מחקר מעמיק במגוון תחומי רשתות ו-VLSI להשגת ביצועים ויעילות מקסימליים במינימום עלות כדי בסופו של דבר להפוך לחלק אינטגרלי מתהליך תכנון וייצור של Systems on a Chip .

* המאמר נכתב בתקופת עבודתו של יבגני בולוטין על הדוקוטורט שלו בטכניון בהנחיית פרופסור רן גינוסר, ראש מרכז המחקר למערכות VLSI, הטכניון

הפוסט רשת תקשורת על שבב הופיע לראשונה ב-Chiportal.