תהליך הייצור Intel 14A עשוי להפוך בשנים הקרובות לאחת מזירות התחרות החשובות ביותר בתעשיית השבבים. לפי דיווח שהתבסס על ניתוח של Piper Sandler, שמונה חברות – Amazon, Apple, AMD, Google, Tesla, Microsoft, Nvidia ו-Qualcomm – בוחנות את האפשרות לייצר שבבים בתהליך הדור הבא של Intel Foundry. בשלב זה אף אחת מהחברות לא הכריזה על התחייבות לייצור מסחרי. TechSpot

עבור אינטל, עצם ההתעניינות היא משמעותית. החברה מנסה כבר שנים להפוך את חטיבת הייצור שלה לספקית foundry אמיתית המתחרה ב-TSMC וב-Samsung, ולא רק למפעל המשרת את מוצריה שלה. 14A הוא התהליך הראשון שאינטל תכננה מלכתחילה תוך התמקדות בלקוחות חיצוניים, והחברה עצמה הזהירה בעבר כי אם לא תצליח להשיג לקוח חיצוני גדול, ייתכן שהמשך ההשקעה בדורות שאחרי 18A לא יהיה כלכלי. Intel

אינטל: 14A יהיה קרוב מאוד ל-TSMC A14

נאגה צ'נדרסקראן, מנהל הטכנולוגיה והתפעול של Intel Foundry, אמר לאחרונה כי אינטל מעריכה שביצועי 14A יהיו "בטווח של 5%" מאלה של תהליך A14 של TSMC. הניסוח אינו קובע מי מהשניים יהיה מהיר יותר, אך הוא ממקם את שני התהליכים באותה קטגוריית ביצועים. Tom's Hardware

לפי נתוני אינטל, 14A אמור לספק שיפור של 15%–20% בביצועים באותה צריכת חשמל לעומת 18A, או הפחתה של 25%–35% בצריכת החשמל באותה רמת ביצועים, לצד שיפור של עד 30% בצפיפות. התהליך ישתמש בדור השני של טרנזיסטורי RibbonFET ובמערכת PowerDirect להזנת חשמל מהצד האחורי של הפרוסה. אינטל

14A גם מיועד להיות אחד מתהליכי הלוגיקה הראשונים שישתמשו באופן נרחב בליתוגרפיית High-NA EUV – הדור הבא של מערכות EUV של ASML. בכך אינטל מנסה לא רק להשוות את ביצועי TSMC, אלא גם לבנות תהליך שיהיה אטרקטיבי ללקוחות HPC ו-AI עתירי ביצועים. Intel

המבחן האמיתי: האם אחת הענקיות תחתום

הרשימה המדווחת מרשימה במיוחד משום שהיא כוללת כמה מהלקוחות הגדולים ביותר של TSMC כיום. Nvidia, AMD, Apple ו-Qualcomm לבדן מייצגות נפח עצום של שבבי מחשוב ומובייל מתקדמים.

עם זאת, בדיקה של תהליך אינה שקולה להזמנת ייצור. חברות שבבים גדולות נוהגות לבחון במקביל כמה טכנולוגיות ייצור ולבצע porting של בלוקים, בדיקות PDK והערכות PPA עוד לפני החלטה מסחרית.

אינטל עצמה דיווחה בדוחותיה כי היא "מעורבת באופן פעיל עם מספר לקוחות חיצוניים פוטנציאליים" וצפתה כי החלטות לגבי 14A יתחילו להתקבל במחצית השנייה של 2026 ובמחצית הראשונה של 2027. Intel

לכן, עבור Intel Foundry, האירוע שישנה באמת את התמונה לא יהיה עוד לקוח שבוחן את התהליך – אלא חתימה של לפחות לקוח עוגן אחד על ייצור בהיקפים משמעותיים.

14A הוא גם מבחן לעתיד מפעלי אינטל

ההימור של אינטל על 14A הוא לא רק טכנולוגי. פיתוח תהליך מתקדם והקמת כושר ייצור עבורו דורשים השקעות של עשרות מיליארדי דולרים. החברה כבר הבהירה שהיקף הרחבת המפעלים יהיה תלוי ישירות בכמות ההזמנות המחייבות שתצליח להשיג. Intel

אם אפילו חלק מהחברות שמדווחות כעת כמי שבוחנות את 14A יהפכו ללקוחות, הדבר עשוי לתת ל-Intel Foundry את מה שחסר לה מאז הקמתה במתכונתה הנוכחית: נפחי ייצור חיצוניים גדולים שיכולים להצדיק את ההשקעה בדורות הבאים.

אם, לעומת זאת, הלקוחות ימשיכו לבחור ב-TSMC, אינטל תעמוד שוב בפני השאלה הקשה האם היא יכולה להמשיך לממן לבדה את המרוץ לדורות הייצור המתקדמים ביותר.

הפוסט דיווח: Nvidia, Apple, AMD וחמש ענקיות נוספות בוחנות ייצור ב-Intel 14A הופיע לראשונה ב-Chiportal.

יצרניות השבבים הגדולות בעולם מתקדמות לקראת אימוץ רחב של מערכות הליתוגרפיה High-NA EUV של ASML, מהלך שעשוי לחזק עוד יותר את מעמדה של החברה ההולנדית כספקית קריטית לתהליכי הייצור המתקדמים ביותר בתעשיית השבבים.

מערכות High-NA הן הדור הבא של ליתוגרפיית EUV. הן מגדילות את המפתח הנומרי (Numerical Aperture) של המערכת מ־0.33 במכונות EUV הנוכחיות ל־0.55. השינוי מאפשר לשפר את הרזולוציה ולהדפיס מבנים הקטנים בכ־40% מאלה שאפשר להדפיס באמצעות מערכות EUV מהדור הנוכחי.

המחיר גבוה במיוחד – כ־400 מיליון דולר למערכת – ובשנים האחרונות נשמעו בתעשייה ספקות לגבי הקצב שבו יצרניות השבבים יאמצו את הטכנולוגיה. כעת מסתמן כי החברות המובילות מתכנסות בהדרגה לעבר High-NA, אם כי לוחות הזמנים שלהן שונים.

אינטל כבר מייצרת באמצעות High-NA

אינטל היא החלוצה באימוץ הטכנולוגיה. החברה קיבלה את מערכת ה־High-NA המסחרית הראשונה כבר ב־2024, וכיום משתמשת בה במסגרת תהליך Intel 18A.

לדברי ASML ואינטל, יותר ממיליון פרוסות סיליקון כבר עברו במערכות High-NA במסגרת הסמכת הציוד, מחקר ופיתוח וכן ייצור בנפח גבוה. הטכנולוגיה משמשת בשכבות מסוימות של חלק ממעבדי Core Ultra Series 3, הידועים בשם הקוד Panther Lake.

החברות דיווחו כי התפוקה, זמינות המערכות ודיוק ההתאמה בין שכבות עומדים בציפיות.

סמסונג מכוונת ל־2028

סמסונג הודיעה כי בכוונתה להכניס את High-NA EUV לייצור המוני של שבבי DRAM עתידיים ב־2028. אם התוכנית תתממש, תהיה זו הפעם הראשונה שבה High-NA ישמש לייצור המוני של זיכרונות DRAM.

היכולת להדפיס מבנים קטנים יותר עשויה לאפשר לסמסונג להמשיך בצמצום ממדי תאי הזיכרון ובמקביל לפשט חלק משלבי הייצור.

גם SK hynix נערכת לשימוש בטכנולוגיה בדורות עתידיים של זיכרונות.

TSMC תצטרף מאוחר יותר

TSMC נוקטת לוח זמנים שמרני יותר. החברה הודיעה כי היא מתכננת להכניס את מערכות High-NA לייצור המוני בצמתים מתקדמים החל מ־2030.

ככל שארכיטקטורות הטרנזיסטורים נעשות מורכבות יותר, ובמיוחד בשבבים המיועדים ליישומי בינה מלאכותית, TSMC מעריכה שמספר השכבות שבהן יהיה צורך ב־High-NA יגדל.

העובדה ש־TSMC אינה ממהרת להשתמש בטכנולוגיה אינה יוצאת דופן. יצרנית השבבים הטייוואנית נוהגת לאמץ טכנולוגיות ייצור חדשות כאשר היא סבורה שהן מספקות יתרון כלכלי ברור בייצור המוני.

האתגר הבא: מסכות גדולות יותר

ל־High-NA יש גם מגבלה. המערכת האופטית החדשה מקטינה את שטח החשיפה היחיד על פרוסת הסיליקון. הדבר מקשה במיוחד על ייצור שבבים גדולים, כגון מאיצי AI למרכזי נתונים.

כדי להתמודד עם הבעיה מובילות ASML ו־TSMC יוזמה למעבר ממסכות הפוטוליתוגרפיה הקיימות בגודל 6 אינץ' למסכות גדולות יותר בגודל 12 אינץ'.

התוכנית היא להקים קו ניסיוני למסכות החדשות עד 2031 ולהגיע למוכנות של מערכות ליתוגרפיה המתאימות להן לייצור בצמתים מתקדמים ב־2033.

סמסונג כבר הודיעה כי תצטרף ליוזמה, ואינטל פועלת גם היא עם ASML ועם חברות נוספות באקוסיסטם לקידום מסכות גדולות יותר.

ASML נשארת בצומת קריטי של תעשיית השבבים

המעבר ל־High-NA מדגיש מחדש את התלות של תעשיית השבבים ב־ASML. החברה היא הספקית היחידה בעולם של מערכות EUV מסחריות לייצור שבבים מתקדם, והדור החדש מעלה עוד יותר את הרף הטכנולוגי וההוני הנדרש כדי להתחרות בתחום.

הביקוש אינו מוגבל ל־High-NA. לפי דיווח נוסף שפורסם היום, ASML בוחנת כיצד להגדיל את יכולת הייצור שלה ליותר מ־110 מערכות EUV בשנת 2028, בעקבות הביקוש הגובר מצד יצרניות שבבים המרחיבות קיבולת עבור שוק הבינה המלאכותית.

החברה כבר כמעט מלאה בהזמנות לשנת 2027 ומתכננת להגדיל את כושר הייצור שלה כדי לענות על הביקוש בשנים הבאות.

ההתכנסות של אינטל, סמסונג, SK hynix ו־TSMC סביב High-NA מצביעה על כך שהשאלה בתעשייה עוברת בהדרגה מ"האם להשתמש בטכנולוגיה" ל"מתי ובאילו שכבות כדאי להשתמש בה".

הפוסט ASML מחזקת את שליטתה בליתוגרפיה: ענקיות השבבים נערכות לעידן ה־High-NA EUV הופיע לראשונה ב-Chiportal.

חברת סיוה (Ceva) ו־LG Electronics הודיעו על שיתוף פעולה לפיתוח פתרון מלא בטכנולוגיית Ultra-Wideband – UWB, המיועד לשילוב במערכות על שבב (SoC) עבור שוקי הרכב, התעשייה והמוצרים הצרכניים.

הפתרון משלב את פלטפורמת Ceva-Waves UWB של סיוה, הכוללת קניין רוחני ל־Baseband ותוכנה, עם טכנולוגיית RF ל־UWB שפיתח מרכז ה־SoC של LG. רכיב ה־RF של LG תומך בתהליך ייצור של 22 ננומטר של TSMC. לדברי החברות, השילוב יאפשר ליצרניות שבבים לקבל תשתית מוכנה יותר לשילוב UWB בתוך שבבים, ובכך לצמצם את עבודת הפיתוח ואת סיכוני האינטגרציה. (Ceva)

לשיתוף הפעולה כבר יש לקוח ראשון. החברות מסרו כי חברת שבבים אמריקנית גדולה בחרה בפתרון המשותף, אך לא חשפו את שמה או פרטים כספיים על ההתקשרות.

מעבר ממפתחות דיגיטליים לחישה ומיקום

טכנולוגיית UWB מוכרת כיום בעיקר מיישומים הדורשים מדידת מרחק ומיקום מדויקים, ובהם מפתחות דיגיטליים לרכב ותגי איתור. ואולם הדור החדש של הטכנולוגיה מיועד להרחיב את השימוש בה גם ליישומי רכב, תעשייה ומערכות ארגוניות.

פלטפורמת Ceva-Waves UWB החדשה תומכת בתקן IEEE 802.15.4ab ומיועדת, לדברי סיוה, לאפשר מדידת מרחק גם כאשר אין קו ראייה ישיר בין המכשירים ובטווחים גדולים יותר, תוך צריכת הספק נמוכה ועמידות להפרעות. היא תומכת גם בחישת מכ"ם באמצעות UWB. (Ceva)

יישומים אפשריים כוללים כניסה מאובטחת למבנים ולכלי רכב, מעקב אחר ציוד ונכסים, ניווט בתוך מבנים, מיקום מדויק וחישה.

לפי נתוני ABI Research שמצטטת סיוה, מספר המכשירים הכוללים UWB צפוי לגדול מכ־597 מיליון יחידות ב־2026 לכמעט 1.18 מיליארד ב־2030. (Ceva)

טל שלו, סגן נשיא ומנהל חטיבת Wireless IoT בסיוה, אמר כי UWB נכנסת לשלב חדש, שבו השיפור בטווח, בביצועים וביכולות החישה פותח בפני הטכנולוגיה שווקים נוספים. לדבריו, העובדה שחברת שבבים גדולה כבר בחרה בפתרון מהווה אישור מסחרי לשיתוף הפעולה.

מבחינת סיוה, ההסכם עם LG מחזק את מעמדה כספקית קניין רוחני שאינו מסתכם בליבת תקשורת אחת: החברה מציעה כיום טכנולוגיות לקישוריות Bluetooth, Wi-Fi, UWB, תקשורת סלולרית ו־5G לצד עיבוד אותות, חישה ובינה מלאכותית בקצה. (Ceva)

הפוסט סיוה ו-LG ישתפו פעולה בפיתוח פתרון UWB מלא לשבבים הופיע לראשונה ב-Chiportal.

TSMC ו־ASML הכריזו על יוזמה משותפת לפיתוח מסכות צילום בפורמט גדול עבור הדור החדש של מערכות הליתוגרפיה High-NA EUV. מטרת המהלך היא להסיר אחת המגבלות המרכזיות של הטכנולוגיה: היכולת להדפיס פרטים קטנים וצפופים יותר, אך רק על מחצית משטח השבב שאפשר לחשוף במערכות EUV מהדור הנוכחי.

המגבלה משמעותית במיוחד עבור מאיצי בינה מלאכותית ומעבדים למרכזי נתונים. שבבים של NVIDIA, גוגל וחברות אחרות מתקרבים לעיתים לגבול גודל הרשתית של מערכות הליתוגרפיה הקיימות — כ־800 מילימטרים רבועים. הדור הנוכחי של High-NA EUV מתקשה לחשוף שבב בגודל כזה במהלך יחיד.

רזולוציה גבוהה יותר, אבל שדה קטן יותר

מערכות EUV משתמשות באור באורך גל של 13.5 ננומטר כדי להעביר למסילת הסיליקון את הדפוסים המצויים על מסכת הצילום. במערכות NXE הנפוצות של ASML המפתח הנומרי הוא 0.33, ואילו במערכות EXE מסוג High-NA הוא הוגדל ל־0.55.

לפי הנתונים הטכניים של ASML, הגדלת המפתח הנומרי מאפשרת להגיע לרזולוציה של כ־8 ננומטר, לעומת כ־13 ננומטר במערכות EUV הקודמות. הדבר עשוי לאפשר הדפסת מבנים קטנים יותר בחשיפה יחידה, במקום שימוש בכמה חשיפות ובשלבי עיבוד נוספים.

אלא שהאופטיקה האנמורפית של מערכות High-NA מגדילה את דמות המסכה בשיעורים שונים בשני הצירים. כתוצאה מכך, שדה החשיפה קטן מהגודל המקובל של 26 על 33 מילימטרים לכ־26 על 16.5 מילימטרים. עבור מעבדים קטנים יחסית זו אינה בהכרח בעיה, אך שבבי AI גדולים עלולים לדרוש שתי חשיפות נפרדות וחיבור מדויק ביניהן בתהליך המכונה stitching.

החיבור מוסיף זמן, מורכבות וסיכון לשגיאות התאמה בין חלקי השבב. הוא גם פוגע בכדאיות הכלכלית של מערכות High-NA, שמחירן נאמד במאות מיליוני דולרים ליחידה.

מסכה גדולה במקום שתי מסכות

היוזמה החדשה מבקשת להחליף את מסכות ה־6 על 6 אינץ' המקובלות במסכות בפורמט גדול יותר. בתעשייה נבחנת מסכה בגודל 6 על 12 אינץ', שתוכל להכיל את מלוא הדפוס הנדרש לשדה חשיפה של 26 על 33 מילימטרים.

אם המהלך יצליח, ניתן יהיה להדפיס גם שבבים גדולים בחשיפה מלאה, במקום לפצל את הדפוס בין שתי מסכות ולחבר את התמונות על גבי הפרוסה. ASML מעריכה כי המעבר עשוי לשפר בכ־40% את פריון מערכות High-NA בהשוואה לשימוש בשתי מסכות.

ואולם, שינוי גודל המסכה מחייב התאמה של מערכת שלמה: מצעי המסכות, ציוד הכתיבה והבדיקה, שכבות ההגנה, מכלי ההובלה, מערכות הטיפול במסכה והרכיבים המכניים בתוך מכונת הליתוגרפיה. זו הסיבה שלוח הזמנים משתרע על פני שנים.

לפי הדיווח על תוכנית החברות, ASML מתכננת להדגים קו ניסוי המשתמש במסכות הגדולות ב־2031, ולהביא את הטכנולוגיה למוכנות לייצור המוני ב־2033.

High-NA כבר נכנסת למפעלים

המעבר למסכות הגדולות אינו תנאי להתחלת השימוש ב־High-NA. יצרניות השבבים יוכלו להפעיל את המערכות עם המסכות הקיימות, בעיקר בשכבות שבהן יתרון הרזולוציה מצדיק את העלות ואת שדה החשיפה המצומצם.

אינטל כבר משתמשת ב־High-NA בחלק משכבות תהליך Intel 18A. ביולי 2026 הודיעו אינטל ו־ASML כי שכבות מסוימות במעבדי Core Ultra Series 3, המוכרים בשם הקוד Panther Lake, הוסמכו לייצור הן באמצעות מערכות High-NA והן באמצעות מערכות NXE רגילות. ASML הדגישה כי מדובר בשכבות מסוימות ובחלק מהמוצרים, ולא בהעברת תהליך הייצור כולו לטכנולוגיה החדשה. לפי ASML, אינטל היא הראשונה ששילבה High-NA במוצר לוגי המיוצר בכמויות מסחריות.

TSMC מתכננת להכניס את High-NA לייצור המוני בצמתים מתקדמים החל מ־2030. סמסונג ו־SK hynix מכוונות להשתמש בטכנולוגיה בייצור זיכרונות DRAM החל מ־2028, אם כי לוחות הזמנים עשויים להשתנות בהתאם להבשלת הציוד ולעלות לכל פרוסה.

היוזמה למסכות הגדולות מראה כי עתיד הליתוגרפיה אינו תלוי רק בשיפור הרזולוציה. ככל שמעבדי AI נעשים גדולים יותר, היכולת לחשוף שטח גדול במהירות ובדיוק הופכת למרכיב מרכזי לא פחות מגודל הטרנזיסטורים. High-NA אמורה לאפשר את המשך מזעור המעגלים, ואילו המסכות החדשות נועדו להבטיח שהמזעור לא יבוא על חשבון גודל השבב ופריון המפעל.

הפוסט TSMC ו־ASML מקדמות מסכות גדולות לייצור שבבי AI ב־High-NA EUV הופיע לראשונה ב-Chiportal.

Cadence הודיעה כי מערכת המשנה שלה ל־PCI Express 6.0 עברה בהצלחה, כבר בניסיון הראשון, את מבחני התאימות הרשמיים של PCI-SIG.

הפתרון יושם בתהליך הייצור N3 של TSMC, ופועל בקצב של עד 64 GT/s. בעקבות השלמת הבדיקות הוא צורף לרשימת הפתרונות שעברו את תוכנית התאימות של PCI-SIG.

מערכת המשנה של Cadence כוללת את שכבת ה־PHY ואת הבקר, ונועדה להשתלב בשבבים המיועדים בין היתר לשרתי בינה מלאכותית, מערכות HPC, מאיצים, כרטיסי רשת והתקני אחסון מהירים.

PCIe 6.0 מכפיל את קצב העברת הנתונים לעומת PCIe 5.0 ומגיע ל־64 גיגה־העברות בשנייה לכל נתיב. עבור מרכזי נתונים המריצים מערכות AI גדולות, המשמעות היא אפשרות להעביר כמויות גדולות יותר של מידע בין מעבדים, מאיצים, כרטיסי רשת ואחסון.

Cadence מסרה כי לפני מבחני התאימות הרשמיים היא עבדה עם PCI-SIG, יצרני ציוד בדיקה ושותפים נוספים בתעשייה כדי לבצע בדיקות interoperability ולאתר בעיות אפשריות מראש.

לדברי מארק לואינאז, סמנכ"ל מו"פ בתחום PHY עתיר ביצועים בקבוצת Silicon Solutions של Cadence, מעבר הבדיקות בניסיון הראשון מספק ללקוחות אינדיקציה לכך שהשילוב בין ה־PHY לבקר בשל ומוכן להשתלבות בתכנוני שבבים.

גם Keysight השתתפה בתהליך האימות והבדיקות. החברה ציינה כי בדיקות תאימות ויכולת פעולה הדדית הופכות חשובות במיוחד עם המעבר לדורות מהירים יותר של PCIe, שבהם מרווחי האות והדרישות החשמליות נעשים מחמירים יותר.

PCIe 6.0 מיועד בשלב הראשון בעיקר לשרתים, מרכזי נתונים ומערכות AI ו־HPC. בהמשך צפוי התקן להיכנס גם למערכות ארגוניות וליישומים נוספים ככל שהאקוסיסטם סביבו יבשיל.

הפוסט Cadence: מערכת PCIe 6.0 ב־TSMC N3 עברה את מבחני התאימות בניסיון הראשון הופיע לראשונה ב-Chiportal.

חברות טכנולוגיה מטאיוואן מתכננות השקעות נוספות בהיקף כולל של כ־20 מיליארד דולר בארצות הברית, על רקע הגידול החד בביקוש לשבבים ולמערכות בינה מלאכותית. כך מסר שר הכלכלה של טאיוואן, קונג מינג־שין, בפתיחת הביתן האמריקני בתערוכת SEMICON Taiwan בטאיפיי.

לדברי השר, מאז ועידת ההשקעות SelectUSA שנערכה במאי בחן משרד הכלכלה הטאיוואני אילו חברות נוספות, מלבד TSMC, מעוניינות להרחיב את פעילותן בארצות הברית. הבדיקה העלתה תוכניות השקעה פוטנציאליות בהיקף של כ־20 מיליארד דולר.

קונג לא מסר אילו חברות עומדות מאחורי התוכניות, באילו תחומים הן מתכוונות להשקיע או מתי יבוצעו ההשקעות. לדבריו, הביקוש ליישומי בינה מלאכותית והיקף ההזמנות בתעשיית השבבים הם הגורמים המרכזיים המעודדים את החברות הטאיוואניות להרחיב את נוכחותן בארצות הברית.

הסכום החדש אינו כולל את תוכניותיה של TSMC. יצרנית השבבים הגדולה בעולם הודיעה ביולי על השקעה נוספת של 100 מיליארד דולר באריזונה, שהעלתה את היקף השקעותיה המתוכננות בארצות הברית ל־265 מיליארד דולר. התוכנית כוללת הקמת מפעלי ייצור נוספים ומתקני אריזה מתקדמת.

בממשל האמריקני קיבלו את ההודעה בברכה. ביל פראונהופר, בכיר במשרד המסחר האמריקני המופקד על ההשקעות בתעשיית השבבים, אמר כי הפרויקטים יחזקו את החוסן והביטחון של שרשרת אספקת המוליכים למחצה ויתמכו בפיתוח טכנולוגיות חדשות בארצות הברית.

המהלך ממחיש כי העברת חלק משרשרת האספקה הטאיוואנית לארצות הברית אינה מוגבלת עוד ל־TSMC. אם התוכניות יתממשו, חברות ציוד, חומרים, רכיבים, אריזה ובדיקות עשויות להצטרף למערכת התעשייתית המתפתחת סביב מפעלי הייצור האמריקניים.

עם זאת, בשלב זה מדובר בהצהרת כוונות מצרפית ולא בשורה של עסקאות מפורטות. ללא שמות החברות, מיקומי המפעלים ולוחות הזמנים, עדיין לא ניתן לקבוע כמה מתוך 20 מיליארד הדולר אכן יבשילו להשקעות בפועל.

הפוסט חברות טאיוואניות מתכננות להשקיע 20 מיליארד דולר נוספים בארה״ב הופיע לראשונה ב-Chiportal.

חברת ההזנק Architect Labs חשפה מאיץ בינה מלאכותית בשם Redwood, שלטענתה תוכנן, אומת ותוכנת כמעט כולו בידי מערכת בינה מלאכותית בתוך פחות משבועיים. שני מהנדסי שבבים אנושיים הגדירו את המפרט והיעדים הארכיטקטוניים, ואילו המערכת יצרה את יתר רכיבי התכנון.

החברה טוענת כי המערכת יצרה מאפס את מודל הביצועים, קוד ה־RTL, סביבות אימות המבוססות על UVM, הוכחות פורמליות, קושחה, דרייברים וגרעיני חישוב מותאמים. לדבריה, לא נעשה שימוש בקניין רוחני קיים של מאיץ אחר ולא הייתה התערבות אנושית מתחת לרמת המפרט.

מדובר בטענה חריגה בענף שבו פיתוח מערכת על שבב מורכבת נמשך בדרך כלל שנים, מעסיק עשרות או מאות מהנדסים ועלול לעלות מאות מיליוני דולרים.

גרסה מצומצמת כבר פועלת על FPGA

Redwood מיועד להסקת מודלים בהשהיה נמוכה ובצריכת חשמל מוגבלת, בין היתר ברובוטים, ברחפנים ובמערכות בינה מלאכותית בקצה הרשת.

הארכיטקטורה מבוססת על מערך אריחים. כל אריח משלב ליבת בקרה מסוג RISC-V, מנועי מטריצות, יחידת עיבוד וקטורית וזיכרון מקומי בנפח 512 קילובייט. האריחים מחוברים ברשת פנימית שתוכננה להעברת נתונים בין מנועי החישוב בלי להעמיס על המעבד המארח.

גרסה מצומצמת בשם Redwood Nano הוטמעה על רכיב FPGA מסוג AMD Versal VPK180 ופועלת בתדר של 250 מגה־הרץ. בניסוי החברה היא הריצה את המודל Qwen3-0.6B בקצב ממוצע של 12.1 אסימונים בשנייה.

Architect Labs דיווחה כי כל אחד מבלוקי התכנון הגיע לכיסוי קוד ופונקציונליות של לפחות 95%, וכי המעבר הראשון מהדמיה לחומרת FPGA לא חשף תקלות. כל שינוי ארכיטקטוני נוצר מחדש, אומת והוטמע על ה־FPGA בתוך פחות מ־48 שעות.

ההשוואה לאנבידיה עדיין תיאורטית

Architect Labs מעריכה כי אם Redwood Nano ייוצר בתהליך המקביל ל־8 ננומטר של סמסונג, הוא יספק תפוקת פענוח גבוהה פי 1.75 מ־NVIDIA Jetson Orin Nano, בצריכת חשמל נמוכה פי 1.9. שילוב הנתונים אמור להניב שיפור של פי 3.4 בביצועים לוואט.

אלא שההשוואה מבוססת על הקרנה מתוצאות ה־FPGA אל שבב ASIC עתידי. Redwood עדיין לא עבר tape-out ולא יוצר במפעל שבבים. לפיכך, טרם נבדקו ביצועיו, צריכת החשמל שלו, תפוקת הייצור ואמינותו בסיליקון אמיתי.

החברה אומרת כי היא ממשיכה לפתח את התכנון עד לשלב GDSII ומתכוונת להעבירו לייצור ב־TSMC. היא לא מסרה מועד לביצוע ה־tape-out.

זהו הבדל מהותי: FPGA מאפשר לבדוק פונקציונליות ותוכנה, אך אינו מוכיח שהשבב המיוצר יעמוד בתחזיות התדר, ההספק והשטח.

ניסיון לשנות את תהליך התכנון כולו

כלי בינה מלאכותית כבר משמשים את חברות ה־EDA לשיפור הצבת רכיבים, ניתוב, אימות ואופטימיזציה של צריכת חשמל. Architect Labs מנסה ללכת צעד נוסף ולחבר את כל שלבי הפיתוח למערכת אחת, שבה המפרט הוא מקור האמת וממנו נוצרים במקביל החומרה והתוכנה.

המייסדים מכנים את החזון הזה „designless”: כשם שמודל ה־fabless אפשר לחברות לתכנן שבבים בלי להחזיק מפעל, אוטומציה של התכנון עשויה לאפשר לחברות תוכנה ולמפתחי יישומים ליצור מאיצים מותאמים בלי להקים צוות שבבים גדול.

Architect Labs נוסדה ב־2025 בידי אברהים חוסיין ואדיטיה סובדי. ביוני גייסה החברה 24 מיליון דולר בסבב Seed בהובלת Kindred Ventures, בהשתתפות משקיעים ובהם המדען הראשי של Google DeepMind, ג׳ף דין, ובכירים מ־OpenAI ומאנבידיה.

החברה אף הפעילה מודל Qwen על Redwood והשתמשה בו כדי לחפש שיפורים בתזמון ובגרעיני החישוב של הדור הבא. היא מציגה זאת כצעד ראשון לקראת תהליך שבו מודל AI מסייע לשפר את החומרה שעליה ירוצו דורות עתידיים של המודל.

עם זאת, המבחן החשוב יהיה ייצור השבב. רק לאחר tape-out, בדיקות סיליקון והשוואה עצמאית ניתן יהיה לקבוע אם קיצור זמן התכנון אכן מייצר מאיץ תחרותי ולא רק אב־טיפוס מרשים על FPGA.

סוף הכתבה

מקורות:

ההודעה והפרטים הטכניים של Architect Labs

המאמר הטכני על Redwood

בדיקת הטענות והסתייגויות מומחי תכנון שבבים – Business Insider

שדות התמונה:

מקור התמונה: Architect Labs, מתוך עמוד Redwood

כיתוב: תרשים ארכיטקטורת Redwood. החברה טוענת כי מערכת AI יצרה את תכנון החומרה, סביבת האימות והתוכנה בתוך פחות משבועיים. איור: Architect Labs

טקסט חלופי: תרשים ארכיטקטורה של מאיץ הבינה המלאכותית Redwood שפיתחה Architect Labs

שם הקובץ: architect-labs-redwood-ai-chip-architecture.jpg

הפוסט Architect Labs טוענת: מערכת AI תכננה מאיץ שבבים בתוך שבועיים הופיע לראשונה ב-Chiportal.

אפל חשפה שני מעבדים חדשים ממשפחת Apple Silicon, שכל אחד מהם מסמן התקדמות בכיוון אחר: M6 הוא השבב הראשון של החברה המיוצר בתהליך של 2 ננומטר, ואילו M5 Ultra הוא השבב הראשון של אפל המבוסס על ארכיטקטורה הכוללת ארבעה Dies. שני המעבדים נועדו לחזק את יכולתה של אפל להריץ יישומי בינה מלאכותית ומודלים גדולים ישירות על המחשב, ללא תלות מלאה בענן.

ה־M6 יותקן בשלב הראשון בדגמים החדשים של Mac mini, ואילו ה־M5 Ultra מיועד ל־Mac Studio ולתחנות עבודה מקצועיות הדורשות כמויות גדולות במיוחד של זיכרון וכוח עיבוד.

השבב הראשון של אפל ב־2 ננומטר

ה־M6 כולל מעבד מרכזי בעל 12 ליבות ומעבד גרפי בעל 12 ליבות. לדברי אפל, הוא מצויד בשני מנועים עצביים, שכל אחד מהם כולל 16 ליבות, וכן במאיצים עצביים המשולבים בליבות המעבד הגרפי.

המעבר לתהליך של 2 ננומטר אמור לאפשר שילוב של מספר גדול יותר של טרנזיסטורים בשטח נתון, לצד שיפור ביחס שבין הביצועים לצריכת החשמל. אפל לא ציינה בהודעתה מי מייצר את השבב, אולם דיווחים בתעשייה מייחסים את הייצור לתהליך ה־2 ננומטר של TSMC.

בגרסתו המלאה מציע ה־M6 רוחב פס לזיכרון של עד 170 גיגה־בייט לשנייה ותמיכה בעד 32 גיגה־בייט של זיכרון מאוחד. אפל טוענת לשיפור של עד 40% בביצועי המעבד המרכזי ושל עד פי ארבעה בביצועי AI לעומת Mac mini המבוסס על M4. נתונים אלה מבוססים על בדיקות החברה ותלויים בסוג היישום ובתצורת המערכת.

M5 Ultra: ארבעה שבבים במארז אחד

בקצה העליון של ההיצע הציגה אפל את M5 Ultra, הכולל עד 36 ליבות CPU ועד 80 ליבות GPU. החידוש המרכזי הוא ארכיטקטורת ארבעת השבבים, המרחיבה את שיטת החיבור שבה השתמשה אפל בדורות הקודמים של מעבדי Ultra.

השבב תומך בעד 512 גיגה־בייט של זיכרון מאוחד וברוחב פס של 1.2 טרה־בייט לשנייה. מאחר שהמעבד המרכזי, המעבד הגרפי ומאיצי ה־AI חולקים את אותו מרחב זיכרון, המערכת יכולה לטעון לזיכרון מודלי AI גדולים בהרבה מאלה שניתן בדרך כלל להריץ על כרטיס גרפי יחיד.

לדברי אפל, ביצועי ה־AI של M5 Ultra גבוהים עד פי 4.3 מאלה של M3 Ultra. ביצועי המעבד הגרפי השתפרו לטענתה עד פי 1.8 וביצועי המעבד המרכזי עד פי 1.3.

אפל גם מאפשרת לחבר מספר מחשבי Mac Studio באמצעות Thunderbolt 5 לצורך הסקה מבוזרת של מודלי AI. בכך היא מכוונת את המערכת למפתחים, אולפני תוכן, מעבדות מחקר וארגונים המבקשים להריץ מודלים מקומיים בלי להעביר מידע רגיש לשירותי ענן.

מדוע M6 ו־M5 Ultra הושקו יחד?

ההשקה המקבילה של שני דורות עשויה להיראות חריגה, אך היא משקפת את מחזורי הפיתוח השונים של אפל. ה־M6 הוא מעבד בסיס מהדור החדש, המאמץ לראשונה את תהליך ה־2 ננומטר, בעוד ש־M5 Ultra משלים את הקצה העליון של משפחת M5 באמצעות מארז מורכב וגדול יותר.

פיתוח מעבד Ultra מחייב שילוב של מספר Dies, ממשקי תקשורת מהירים ומערכת זיכרון רחבה, ולכן הוא מגיע בדרך כלל מאוחר יותר ממעבדי הבסיס של אותה משפחה.

ה־AI עובר מהמחשוב בענן אל שולחן העבודה

ההכרזה מצביעה על המאבק המתפתח סביב הרצת AI מקומית. בעוד אנבידיה וספקיות הענן מתמקדות במאיצים למרכזי נתונים, אפל מנסה להציע מערכת משולבת שבה המעבד, המאיץ הגרפי, מנועי ה־AI והזיכרון מתוכננים יחד.

היתרון המרכזי הוא האפשרות להריץ מודלים מקומיים תוך שמירת המידע במחשב והימנעות מעלויות שימוש שוטפות בשירותי ענן. מנגד, המערכות החזקות ביותר נותרות יקרות ומיועדות בשלב זה בעיקר לשוק המקצועי.

Mac mini עם M6 יימכר בארצות הברית במחיר התחלתי של 899 דולר. גרסה המבוססת על M5 Pro תתחיל ב־1,699 דולר. Mac Studio עם M5 Max יתחיל ב־2,499 דולר, ואילו דגם המבוסס על M5 Ultra יתחיל ב־5,499 דולר. המחשבים צפויים להגיע לחנויות ב־22 בספטמבר 2026, ואילו תצורת ה־512 גיגה־בייט של Mac Studio צפויה להיות זמינה בסוף אוקטובר.

הפוסט אפל עוברת ל־2 ננומטר: חשפה את M6 ואת M5 Ultra בארכיטקטורת ארבעה שבבים הופיע לראשונה ב-Chiportal.

סמסונג אלקטרוניקס העלתה את המחירים של חלק משירותי ייצור השבבים המתקדמים שלה בשיעור של עד 15%, כאשר הזינוק בביקוש לשבבי בינה מלאכותית מצמצם במהירות את קיבולת הייצור הפנויה בענף הפאונדרי. כך מסרו לרויטרס מקורות המכירים את הנושא.

לפי הדיווח, המחירים להזמנות חדשות בתהליך הייצור SF4 של סמסונג ב־4 ננומטר עלו ללקוחות בארה״ב ובסין ב־10%–15%, בעוד שללקוחות בטייוואן נרשמה עלייה של 5%–10%. גם מחירי הייצור בתהליך SF5 ב־5 ננומטר עלו ב־10%–15%, ובתהליך 8 ננומטר נרשמה התייקרות של קרוב ל־10%. סמסונג עצמה לא מסרה פרטים על התמחור.

השינוי מגיע לאחר שנים שבהן חטיבת הפאונדרי של סמסונג התקשתה להתחרות ב־TSMC ואף רשמה הפסדים. לפי Counterpoint, סמסונג החזיקה ברבעון הראשון של 2026 בכ־7% מהכנסות שוק הפאונדרי העולמי, לעומת יותר מ־70% ל־TSMC. אלא שהביקוש למאיצי AI ולשבבי מחשוב עתיר ביצועים תופס חלק הולך וגדל מקיבולת הייצור המתקדמת של TSMC ומגדיל את כוח המיקוח של המתחרות.

קו ה־SF4 במפעל סמסונג בפיונגטק פועל, לפי אחד המקורות, בתפוקה מלאה מאז סוף 2025. הוא משמש בין היתר לייצור שבבים עבור קוואלקום וכן שבבי בסיס לזיכרונות HBM של סמסונג עצמה. החברה מעריכה כי יישומי AI ומחשוב עתיר ביצועים יהוו השנה יותר מ־30% מהכנסות הפאונדרי שלה, לעומת 15%–20% בסוף 2025.

במקביל מתחזק תיק הלקוחות של סמסונג. בשנה האחרונה נחתמו או פורסמו עסקאות ושיתופי פעולה עם טסלה, אפל, ברודקום ואנבידיה, ולפי רויטרס גם גוגל מנהלת מגעים לייצור שבבים בתהליך SF4. העלייה בניצולת המפעלים, השיפור בתשואות הייצור והמחירים הגבוהים יותר עשויים, לפי אנליסטים, לאפשר לחטיבת הפאונדרי לחזור לרווחיות כבר ב־2027.

ההתפתחויות בסמסונג מצטרפות לעליות מחירים אצל יצרניות נוספות וממחישות כיצד גל ההשקעות בתשתיות AI משפיע כבר לא רק על שבבי HBM ומאיצים, אלא גם על מחירי קיבולת הייצור עצמה.

הפוסט הביקוש לשבבי AI ממלא את קווי הייצור ב-TSMC; סמסונג מעלה מחירי השבבים בפאונדרי עד 15% הופיע לראשונה ב-Chiportal.

קיידנס (Cadence) מרחיבה את השימוש בבינה מלאכותית מתכנון השבב הבודד אל המעגל המודפס ואריזת השבבים. החברה השיקה את AuraStack, מערכת המבוססת על בינה מלאכותית סוכנית ומתאמת בין כלי תכנון, סימולציה ואימות לאורך תהליך הפיתוח של PCB ואריזות מתקדמות.

AuraStack פועלת על גבי סביבת Allegro AI Studio של קיידנס. היא אינה מחליפה את כלי ה־EDA והסימולציה הקיימים, אלא משמשת שכבת תיאום המקבלת יעד הנדסי ומפעילה סוכנים המתמחים במשימות שונות. בין היתר, המערכת עוסקת בתכנון מבנה המערכת, ניהול אילוצים, שימוש חוזר בבלוקים קיימים, מיקום וניתוב, הכנה לייצור ובדיקות לקראת אישור סופי של התכנון.

המערכת משלבת גם ניתוח רב־פיזיקלי: בדיקה משותפת של ההתנהגות החשמלית, התרמית והמכנית של המוצר. יכולת זו נועדה לאתר בשלב מוקדם בעיות כגון התחממות, הפרעות אלקטרומגנטיות, פגיעה בשלמות האות וההספק, מאמצים מכניים ורגישות לרעידות. איתור בעיות לפני הייצור עשוי להפחית את הצורך בסבבי תכנון וייצור חוזרים של המעגל או האריזה.

הצורך בניתוח משולב גדל עם המעבר למערכות מרובות־שבבים ולאריזות הכוללות שבבונים, זיכרונות ומאיצים המחוברים במארז אחד. במערכות כאלה לא ניתן עוד להפריד לחלוטין בין תכנון השבב, המארז, המעגל המודפס, מערכת אספקת החשמל והקירור.

מייקל ג׳קסון, סמנכ״ל המו״פ לתכנון וניתוח מערכות בקיידנס, אמר כי תשתיות הבינה המלאכותית ייקבעו לא רק על ידי הסיליקון, אלא גם באמצעות המערכות המחברות, מספקות חשמל ומקררות אותו.

AuraStack מתבססת על מעבדי NVIDIA Blackwell ועל ספריות CUDA-X. לפי קיידנס, NVIDIA כבר משתמשת בכלי החברה כדי לבצע אוטומציה ומיטוב של תזרימי תכנון. קיידנס משתפת פעולה גם עם TSMC בהתאמת הכלים לתכנון מארזים המבוססים על טכנולוגיות 3DFabric של היצרנית הטייוואנית.

קיידנס טוענת כי AuraStack עשויה לקצר עד פי שניים את זמן ההגעה לשוק ולשפר עד פי 15 את תפוקת עבודת התכנון. החברה מציינת גם שיפור של עד פי 20 במהירות ניתוחים רב־פיזיקליים כאשר המערכת מופעלת עם מחשב Millennium M2000 שלה. אלה נתונים שפרסמה קיידנס על בסיס תרחישי שימוש נבחרים, ולא תוצאות של בדיקה בלתי תלויה; הביצועים בפועל צפויים להשתנות בהתאם לגודל ולמורכבות התכנון. ההכרזה הרשמית של קיידנס

AuraStack מצטרפת ל־ChipStack לתכנון ואימות שבבים דיגיטליים, InnoStack למימוש פיזי ו־ViraStack לתכנון אנלוגי ומותאם. קיידנס מבקשת ליצור באמצעותן רצף כלי Agentic AI המכסה את הדרך מתיאור השבב ועד למארז ולמערכת האלקטרונית השלמה.

המהלך משקף שינוי רחב יותר בענף ה־EDA: מעבר משימוש ב־AI לשיפור משימה בודדת, כגון מיקום רכיבים, למערכות שמתכננות ומבצעות רצף של פעולות הנדסיות. האחריות לאישור התכנון הסופי נשארת בידי המהנדסים וכלי ה־signoff הפיזיקליים.

הפוסט קיידנס מציגה מערכת Agentic AI לתכנון מעגלים מודפסים ואריזות שבבים הופיע לראשונה ב-Chiportal.