במכון להנדסת חשמל ופיזיקה יישומית באוניברסיטה העברית יקיים ביום ראשון ושני הקרובים האקתון VLSI, הממוקד בתכנון שבבים ובפיתוח חומרה להאצת חישובים. את האירוע מוביל פרופ' פרדי גבאי, חבר סגל המכון. זו השנה השנייה שבה מתקיים ההאקתון, שנועד לחשוף סטודנטים באופן מעשי לאחד התחומים המבוקשים בתעשיית השבבים: תכנון משולב חומרה־תוכנה.

בהאקתון ישתתפו כ-60 סטודנטים, שיתחלקו ל-30 צוותים. המשתתפים הם סטודנטים משנים ג' וד' ותלמידי תואר שני. במהלך 24 שעות הם יקבלו סביבת עבודה מבוססת FPGA, הכוללת מעבד RISC-V פתוח, ויידרשו לזהות רכיבים קריטיים באלגוריתם נתון — למשל ברשת נוירונים או בחישוב קריפטוגרפי — ולהעביר אותם למימוש חומרתי כמאיץ ייעודי.

האתגר אינו מסתכם בהשגת תוצאה עובדת. הצוותים ייבחנו גם לפי זמן הריצה, יעילות צריכת ההספק, ניצול שטח ה-FPGA, רמת היצירתיות ואיכות הפתרון ההנדסי. בכך מדמה ההאקתון, בקנה מידה לימודי, את המתח הקיים בתכנון שבבים אמיתי: הרצון לשפר ביצועים, תוך עמידה באילוצי שטח, הספק ולוחות זמנים.

לקראת ההאקתון התקיימו כמה מפגשי הכנה, שבהם הסטודנטים הכירו את סביבת העבודה, כלי הפיתוח, עקרונות תכנון המאיצים ושלבי התכנון. ההאקתון מוכר גם כקורס אקדמי בהיקף של שתי נקודות זכות, משום שהוא משלב כמה תחומים הנלמדים בדרך כלל בנפרד: ארכיטקטורת מחשבים, תכנון ב-Verilog, וריפיקציה, סינתזה ותכנון פיזיקלי.

לצד ההיבט האקדמי, האירוע נועד גם לחזק את הקשר בין האוניברסיטה לתעשייה. חברות ובהן אנבידיה, גוגל, AWS, אינטל וטוגה משתתפות כנותנות חסות וכמנטוריות, ונציגיהן ילוו את הסטודנטים במהלך העבודה. עבור הסטודנטים זו הזדמנות להתנסות בפתרון בעיה הנדסית תחת לחץ זמן; עבור התעשייה זו דרך להיחשף לכישרונות צעירים בתחום שבו קיים מחסור מתמשך במהנדסים מנוסים.

לדברי גבאי, החשיבות המרכזית של ההאקתון היא בכך שהוא מחבר בין הידע התאורטי שנלמד בקורסים לבין חוויית תכנון מלאה, שבה הסטודנטים צריכים לקבל החלטות הנדסיות, לעבוד בצוות ולהתמודד עם מגבלות מערכת אמיתיות. נתוני ההאקתון הקודם מצביעים על השפעה חיובית: 80% מהסטודנטים דיווחו כי ההשתתפות הגבירה את העניין שלהם ב-VLSI, וכמעט 90% המליצו לחבריהם להשתתף באירועים דומים בעתיד. ממצאי הפעילות הקודמת אף הוצגו במאמר בכנס ISCAS, אחד הכנסים המרכזיים בתחום המעגלים והמערכות.

ההאקתון משקף מגמה רחבה יותר באקדמיה להנדסה: מעבר מהוראה המבוססת רק על הרצאות ותרגילים ללמידה מבוססת פרויקטים. בתחום תכנון השבבים, שבו ההפרדה בין תוכנה, חומרה ותכנון פיזיקלי הולכת ומיטשטשת, התנסות כזו עשויה להיות מרכיב חשוב בהכשרת הדור הבא של המהנדסים.

הפוסט האקתון VLSI באוניברסיטה העברית: הסטודנטים יתכננו מאיצי חישוב על FPGA הופיע לראשונה ב-Chiportal.

Cadence ו־Intel Foundry הודיעו על הרחבת שיתוף הפעולה ביניהן סביב טכנולוגיות הייצור הבאות של אינטל, ובראשן Intel 14A. ההסכם, שנפרש על פני כמה שנים, נועד לחבר בין כלי התכנון, ה־EDA וה־Design IP של Cadence לבין פיתוח תהליך הייצור והאריזה של Intel Foundry, כדי להקל על לקוחות אינטל בתכנון שבבים מתקדמים למחשוב עתיר ביצועים ולמכשירים ניידים.

תכנון וייצור כבר לא מתקדמים בנפרד

במרכז ההסכם עומדת מתודולוגיית DTCO – Design Technology Co-Optimization. במקום לפתח תחילה תהליך ייצור ורק אחר כך להתאים אליו כלי תכנון, DTCO מחבר בין שני העולמות כבר בשלבים המוקדמים: כללי התכנון, ספריות ה־IP, מודלי הסימולציה ודרישות הביצועים נבנים ומתוקנים במקביל.

המטרה היא לשפר את שלושת המדדים המרכזיים של כל תהליך ייצור מתקדם: ביצועים, צריכת הספק ושטח שבב – PPA. ככל שהצמתים נעשים צפופים ומורכבים יותר, הפער בין מה שאפשר לצייר בכלי התכנון לבין מה שאפשר לייצר בפועל במפעל הופך לאחד הסיכונים המרכזיים בפרויקטים של שבבים.

Intel 14A כמבחן לאסטרטגיית הפאונדרי

Intel 14A הוא הדור שאמור להגיע אחרי Intel 18A, והוא חלק מרכזי בניסיון של אינטל לבסס את עצמה מחדש כשחקנית פאונדרי מתקדמת ללקוחות חיצוניים. באירוע Intel Foundry Direct Connect 2025 מסרה אינטל כי חילקה ללקוחות מובילים גרסה מוקדמת של PDK עבור 14A, וכי כמה לקוחות הביעו כוונה לפתח שבבי בדיקה על בסיס התהליך. אינטל גם ציינה כי 14A יכלול את PowerDirect, טכנולוגיית אספקת מתח ישירה הנשענת על PowerVia של Intel 18A.

בהודעת Cadence נאמר כי שתי החברות יעבדו יחד כדי להביא את Intel 14A למצב של PDKs מוכנים לייצור. כלומר, לא רק תמיכה תיאורטית בתהליך, אלא ערכת תכנון שמאפשרת ללקוחות להתחיל פרויקטים אמיתיים בביטחון גבוה יותר. ההסכם יכלול גם שימוש בתזרימי Agentic AI ובמוצרי הליבה של Cadence כדי לקצר זמני תכנון ולהפחית סיכונים.

חיזוק האקוסיסטם סביב אינטל

עבור Intel Foundry, ההסכם חשוב לא פחות מהטכנולוגיה עצמה. לקוחות פאונדרי אינם בוחרים רק תהליך ייצור; הם בוחרים אקוסיסטם שלם של כלי תכנון, ספריות IP, שירותי אימות, תזרים סופי ל־tape-out ויכולת להגיע בזמן לשוק. שיתוף פעולה עמוק עם ספקית EDA גדולה כמו Cadence הוא חלק מהמאמץ של אינטל להראות כי 14A לא יהיה רק צומת מתקדם על הנייר, אלא פלטפורמת תכנון שניתנת לשימוש על ידי חברות שבבים חיצוניות.

אנירוד דווגאן, נשיא ומנכ"ל Cadence, אמר כי הרחבת היחסים עם אינטל לשותפות עמוקה יותר היא “אבן דרך משמעותית” לשתי החברות. נאגה צ'נדראסקארן, סמנכ"ל בכיר ומנכ"ל Intel Foundry, אמר כי שילוב תהליכי הייצור והאריזה של אינטל עם כלי התכנון מבוססי ה־AI של Cadence יאפשר קו־אופטימיזציה עמוקה יותר עבור לקוחות הפאונדרי.

הפוסט Cadence ו-Intel Foundry מרחיבות שיתוף פעולה סביב תהליך Intel 14A הופיע לראשונה ב-Chiportal.

קיידנס ואנבידיה הודיעו במסגרת Computex 2026 על שלב חדש בשילוב סוכני בינה מלאכותית בתהליכי תכנון ואימות שבבים. ההכרזה מתמקדת ב-ChipStack AI Super Agent של קיידנס, מערכת סוכני AI שמיועדת לבצע חלקים משמעותיים מתהליך אימות התכנון ברמת RTL, אחד השלבים הארוכים והיקרים בפיתוח שבבים מתקדמים. לפי קיידנס, המערכת הורחבה ליכולת שהיא מכנה Level 5 autonomy – כלומר ביצוע עצמאי של תהליכי תכנון ואימות מורכבים, תוך אפשרות למהנדסים לעקוב, לכוון ולהתערב בעת הצורך.

הטענה המרכזית של קיידנס היא שהמערכת יכולה לקצר מחזור אימות RTL טיפוסי, שאורך כחמישה שבועות, לפחות מיום אחד בסביבות פריסה מתקדמות – האצה של יותר מפי 40. ההדגמה מתבססת על הרצת מאות סימולציות דינמיות באמצעות כלי Cadence, ובהם Xcelium Logic Simulation ו-Jasper Formal Verification, במסגרת תהליכי אימות של אנבידיה. חשוב לציין כי מדובר בנתון שמקורו בהודעת החברה ובהוכחת היתכנות מוקדמת, ולכן הוא אינו בהכרח משקף כל תכנון, כל צוות או כל סביבת עבודה.

לא רק צ’אטבוט למהנדסים

החידוש שעליו מדברות קיידנס ואנבידיה אינו שימוש כללי במודל שפה גדול, אלא שילוב של סוכן AI עם כלי EDA קיימים ומאומתים. שכבת הבינה המלאכותית מנהלת את הרצף: הבנת מפרטים, תכנון בדיקות, הרצת סימולציות, ניתוח תוצאות, איתור כשלים והצעת תיקונים. עם זאת, הפעולות עצמן נשענות על מנועי האימות של קיידנס, ולא על “ניחוש” חופשי של מודל שפה.

המערכת מבוססת על פורטפוליו ה-EDA של קיידנס, על מודלי NVIDIA Nemotron, ופועלת בתוך NVIDIA OpenShell – סביבת הרצה מבודדת לסוכנים אוטונומיים, שנועדה לאכוף בקרת מדיניות, הרשאות וגישה מבוקרת לכלים, לתשתיות ולנתוני תכנון רגישים. עבור תעשיית השבבים, שבה קניין רוחני הוא נכס קריטי, השילוב הזה חשוב לא פחות מהאוטומציה עצמה.

צוואר הבקבוק של אימות השבבים

אימות RTL הוא שלב שבו בודקים אם התכנון הלוגי של השבב אכן מתנהג כפי שנדרש לפני המעבר לשלבים יקרים יותר של מימוש פיזי וייצור. ככל ששבבי AI ומערכות על שבב הופכים גדולים ומורכבים יותר, מספר הבדיקות, התרחישים והחריגות האפשריות גדל במהירות. כתוצאה מכך, צוותי הפיתוח משקיעים זמן רב בהרצת סימולציות, בניתוח תקלות ובתיקון מקרי קצה.

במובן זה, ChipStack אינו מחליף את המהנדסים אלא משנה את נקודת הכובד של עבודתם: פחות כתיבת בדיקות חוזרת, פחות ניהול ידני של רגרסיות ופחות חיפוש ידני אחרי מקור הכשל; יותר הגדרת מטרות, פיקוח על התהליך וקבלת החלטות ארכיטקטוניות. זו גם הדרך שבה קיידנס מציגה את המערכת – מעבר מ-AI שמסייע למהנדס, ל-AI שמבצע משימות הנדסיות מוגדרות תחת בקרה.

ד"ר זיאד חנא, מנכ"ל מרכזי הפיתוח של Cadence בישראל וראש תחום ה-AI בקיידנס העולמית, אמר כי “מורכבות הסיליקון של מערכות הבינה המלאכותית עולה על קצב הגידול של כוח האדם ההנדסי, ולכן האוטונומיה הופכת כיום לצורך קיומי ולא רק לתוספת רצויה. התעשייה שלנו מתמודדת עם מחסור מובנה במהנדסים; הטכנולוגיה החדשה שהצגנו הופכת את העבודה השוחקת והחזרתית של שלב האימות לאוטומטית, ומאפשרת למהנדסים להתמקד בחדשנות, בארכיטקטורה ובאסטרטגיה בעלת ערך גבוה יותר”.

קיידנס ציינה כי יכולות Level 5 של ChipStack, יחד עם מסגרת התיאום AgentStack, צפויות להיות זמינות ללקוחות Early Access במחצית השנייה של 2026. המשמעות היא שהטכנולוגיה כבר עברה שלב הדגמה משמעותי, אך עדיין תיבחן בשטח לפני שתהפוך לכלי סטנדרטי בתהליכי פיתוח שבבים רחבים.

הפוסט קיידנס ואנבידיה מציגות סוכן AI לאימות שבבים: מקצר מחזור RTL משבועות לפחות מיום הופיע לראשונה ב-Chiportal.

מהפכת הבינה המלאכותית אינה משנה רק את הביקוש לשבבים. היא משנה גם את הדרך שבה מתכננים אותם. משה (מושיקו) אמר (Moshe Emmer), המוביל בקיידנס את תחום הצ'יפלטים ואת פיתוח Janus, ‏IP מסוג non-coherent NoC, מתאר את השינוי הזה משתי זוויות: מצד אחד, קיידנס מספקת פתרונות סיליקון שנדרשים לבניית מערכות AI. מצד שני, היא משלבת יכולות AI בתוך כלי התכנון עצמם, כדי לשנות את הדרך שבה מהנדסים מגיעים לסגירת תכנון, וריפיקציה ואופטימיזציה.

אמר עובד בקיידנס מעט יותר משנתיים ומשתייך ל-Silicon Solutions Group, חטיבה העוסקת בפתרונות סיליקון מקצה לקצה: מ-IP, דרך תתי־מערכות ועד פתרונות מותאמים ללקוחות, כולל שירותי תכנון של שבבים שלמים. לפני כן עבד במשך כ-20 שנה באינטל בישראל. לדבריו, אחד המאפיינים המרכזיים של עידן ה-AI הוא שהמגבלה אינה נמצאת רק בכוח החישוב, אלא גם בגישה לזיכרון. מערכות אימון והסקה זקוקות לרוחב פס גבוה, זמן השהיה נמוך ויכולת להזרים כמויות גדולות של נתונים אל המאיצים ומהם.

לכן, קיידנס משקיעה כיום בשורה של רכיבי IP וממשקים המיועדים לעולם הזה. אחד התחומים המרכזיים הוא זיכרון, ובמיוחד HBM, שהפך לרכיב קריטי במערכות AI מתקדמות. לצד זאת החברה מפתחת ממשקי תקשורת מהירים בין רכיבים, ובהם PCIe, Ethernet בקצבים גבוהים, SerDes ו-UCIe, שמאפשר חיבור מהיר בין צ'יפלטים שונים בתוך אותו מארז. המטרה היא לאפשר בניית מערכות AI שבהן רכיבי החישוב, הזיכרון והתקשורת עובדים כמערכת אחת צפופה ומהירה.

הצ'יפלטים הם אחד המוקדים המרכזיים בעבודתו של אמר. לדבריו, התחום עדיין חדש יחסית, אך הוא עובר תהליך מהיר של סטנדרטיזציה והנגשה. בעבר, שימוש בצ'יפלטים היה בעיקר נחלתן של חברות גדולות מאוד, שיכלו להרשות לעצמן אינטגרציה יקרה ולא תמיד סטנדרטית בתוך המארז. כעת, בזכות תקנים כמו UCIe, התקדמות בכלי התכנון ושיפור יכולות האינטגרציה אצל הפאונדריז, השימוש בצ'יפלטים הופך נגיש יותר גם לחברות קטנות ובינוניות.

בקיידנס רואים בצ'יפלט לא רק רכיב טכנולוגי, אלא גם שירות תכנוני. לקוח אחד יכול לבקש רק תכנון פיזי עבור ארכיטקטורה קיימת. לקוח אחר יכול לבקש פתרון מלא, מהארכיטקטורה ועד סיליקון עובד. יש מי שירצה לקבל GDS ולבצע את ה-tapeout בעצמו, ויש מי שיבקש לקבל שבב מתפקד. הגמישות הזו, לדברי אמר, היא חלק מהשינוי שעובר שוק הסיליקון.

לצד ביצועים ותקשורת, תחום נוסף שמקבל משקל גובר הוא אבטחה. אמר מציין כי קיידנס שילבה בתוך Silicon Solutions Group את חברת SecureIC הצרפתית, שנרכשה על ידי החברה, וכי יכולות האבטחה שלה כבר משולבות כחלק מהפתרונות שמוצעים ללקוחות. בעולם של צ'יפלטים ותתי־מערכות מורכבות, אבטחה אינה יכולה להיות תוספת מאוחרת. היא צריכה להיות חלק מארכיטקטורת המערכת.

הציר השני שבו מתמקדת קיידנס הוא הכנסת AI לתוך כלי ה-EDA עצמם. כאן הדגש עובר מ-AI כחומרה אל AI ככלי עבודה למהנדסים. אמר מתאר את הכיוון הזה כמעבר לעבודה ברמת הפשטה גבוהה יותר. במקום שהמהנדס יריץ כלי בודד, יבחר ידנית קונפיגורציות וינסה סדרה של ריצות, סוכני AI יכולים לסייע בבניית חלופות, בהרצת ניסויים מקבילים, בהמלצה על תצורות מתאימות ובקישור בין כלים שונים לאורך זרימת העבודה.

לדבריו, אחד השינויים החשובים הוא שהפתרונות החדשים אינם נשארים בתוך כלי יחיד. בעבר עולם ה-EDA היה מחולק לכלים נפרדים: כלי אימפלמנטציה, כלי ניתוח תזמון, כלי סגירת תכנון, סימולטורים, כלי דיבאג וכלי וריפיקציה. Agentic AI מחייבת אינטגרציה חזקה יותר בין הכלים האלה, משום שסוכן AI יעיל צריך להבין את התמונה הרחבה ולא רק פעולה נקודתית אחת. המטרה היא לאפשר למהנדס לעבוד מול מערכת שמסייעת לו לייעל את התכנון כולו, ולא רק להריץ פקודה בכלי מסוים.

לישראל יש תפקיד משמעותי במאמץ הזה של קיידנס. אמר מציין כי לקיידנס מרכז פיתוח חשוב בארץ, הכולל בין היתר את פיתוח Jasper, שאותו מוביל זיעד חנה, וכן פעילות משמעותית סביב שילוב Agentic AI בתוך כלי החברה. לדבריו, קבוצת Silicon Solutions Group משמשת במידה רבה כ-Customer Zero פנימי: אנשי התכנון של קיידנס משתמשים ביכולות החדשות ראשונים, מסייעים להגדיר את הסוכנים ומספקים משוב שמאפשר לשפר אותם לפני הגעה רחבה יותר ללקוחות.

תחומי פעילות נוספים בישראל כוללים וריפיקציה, VIP ו-Verisium. אף שאמר עצמו יושב באוסטין, טקסס, ולא מנהל צוות פיתוח בישראל, הוא מדגיש כי הוא עובד באופן הדוק עם הצוותים בארץ, בעיקר סביב לקוחות, מכירות ותמיכה טכנית. לדבריו, החיבור לישראל חשוב לו גם ברמה האישית, והוא רואה בהשתתפות בכנס בישראל בתקופה הנוכחית עניין בעל משמעות מעבר להיבט העסקי.

אחת התופעות שאמר רואה בכנסים ובמפגשים עם לקוחות בעולם היא פתיחה מחודשת של תחום הסיליקון גם בפני קבוצות קטנות. אם לפני עשור סטארט-אפ של חמישה או עשרה אנשים היה כמעט תמיד סטארט-אפ תוכנה, כיום ניתן לראות קבוצות קטנות שמקימות חברות סיליקון ומכוונות להגיע לשבב אמיתי. בעבר רק חברות עם כיסים עמוקים מאוד וארגוני פיתוח גדולים יכלו לדבר ברצינות על tapeout. כיום, בזכות התקדמות בכלי התכנון, נגישות גבוהה יותר לייצור ופתרונות IP ותכנון מוכנים יותר, גם חברות קטנות יכולות לקחת IP חדשני, לבנות סביבו סיליקון, להדגים אותו במעבדה ולעיתים להפוך אותו למוצר.

אמר רואה בכך התפתחות חיובית לתעשייה. ההייפר־סקיילרים והחברות הגדולות ימשיכו להיות לקוחות מרכזיים, אך הגיוון בשוק מביא חדשנות ממקומות חדשים. עבור קיידנס, המשמעות היא צורך לספק פתרונות שמתאימים לא רק לענקיות הטכנולוגיה, אלא גם לחברות צעירות שמבקשות להגיע מהר יותר לאב־טיפוס או למוצר סיליקון ראשון.

השלב הבא של עולם הצ'יפלטים צפוי להתרחב מעבר לדאטה סנטרים ולתשתיות AI. לפי אמר, בעולמות אלה הצ'יפלטים כבר צוברים תאוצה, אך בעולמות הקצה התהליך עדיין בתחילתו. כאשר צ'יפלטים נכנסים למערכות ניידות, כמו רכב, רובוט, רחפן או מערכת הגנה ניידת, נדרשות בדיקות נוספות מעבר לאמינות חשמלית ותרמית רגילה. צריך לוודא גם אמינות מכנית: שהחיבורים בין הצ'יפלטים לא ייפגעו בתנועה, ברעידות או בתנאי סביבה משתנים. אלה אתגרים חדשים יחסית, והם עדיין בתהליך התגבשות בתעשייה.

התמונה שמציג אמר היא של תעשייה שעוברת משבב יחיד למערכת סיליקון מורכבת יותר. זיכרון, תקשורת, אבטחה, צ'יפלטים, אריזה מתקדמת וכלי EDA מבוססי AI כבר אינם תחומים נפרדים. הם מתחברים למערכת אחת, שבה קצב החדשנות תלוי ביכולת לשלב בין ארכיטקטורה, IP, תכנון פיזי, וריפיקציה ותשתיות ייצור. עבור קיידנס, זהו בדיוק המקום שבו היא מבקשת למצב את עצמה: לא רק כספקית כלים, אלא כשותפה בבניית הדור הבא של הסיליקון לעידן הבינה המלאכותית.

הפוסט ChipEx2026: קיידנס מסמנת את השלב הבא בשבבים ל-AI: צ'יפלטים, זיכרון מהיר ו-Agentic AI בתכנון סיליקון הופיע לראשונה ב-Chiportal.

פרופ' פרדי גבאי, חבר סגל במכון להנדסת חשמל ופיזיקה יישומית באוניברסיטה העברית, יציג בכנס ChipEx2026 בתל אביב עבודה מחקרית העוסקת בשילוב בינה מלאכותית בתוך תהליך תכנון השבבים. גבאי הגיע לאקדמיה לאחר 27 שנים בתעשייה, בעיקר בתחום השבבים. רוב שנותיו בתעשייה עברו עליו במלנוקס (כיום Nvidia), שבה היה חלק מהצוותים הראשונים של החברה. בתפקידו האחרון שימש סמנכ"ל פיתוח שבבים וסמנכ"ל  Back-End. בשנתיים האחרונות הוא חוקר באוניברסיטה העברית, ובשנה האחרונה הקים בה את  VLSI Systems Research Lab  – מעבדה לפיתוח ולמחקר מערכות  VLSI.

המעבדה, שאותה מוביל גבאי יחד עם שרית שוימר, בכירה לשעבר באינטל עם 27 שנות ניסיון בתעשייה וכיום מנהלת המעבדה ושותפה למחקר, מונה כיום כעשרה סטודנטים לתואר שני ושלישי. תחומי המחקר שלה משקפים את המעבר של תעשיית השבבים לעידן שבו הביצועים לבדם אינם מספיקים. המעבדה עוסקת בארכיטקטורות מחשב, מאיצים חישוביים ל-Generative AI ול-Agentic AI, תכנון פיזי של שבבים, אמינות, הזדקנות טרנזיסטורים וכלים מבוססי AI שמטרתם לסייע למהנדסים בשלבי התכנון והאימות.

לדברי פרופ' גבאי, אחד מכיווני המחקר המרכזיים במעבדה הוא חישובים מקורבים (approximate computing). במקום לבצע כל פעולת כפל מטריצות בדיוק מלא, החוקרים מנצלים את העובדה שמודלי AI רבים עמידים לרעש ולשגיאות קטנות. גישה זו יכולה לחסוך שטח סיליקון, להאיץ ביצועים ולהפחית צריכת אנרגיה, תוך פגיעה קטנה יחסית בדיוק המודל. כיוון נוסף עוסק בהתמודדות עם “קיר הזיכרון” – צוואר הבקבוק שנוצר כאשר הגישה לזיכרון נעשית יקרה בהרבה מהחישוב עצמו מבחינת זמן ואנרגיה. כאן בוחנת המעבדה שימוש בדחיסה מאבדת מידע, שמקטינה את נפח הנתונים הנשמרים בזיכרון ואת רוחב הפס הנדרש לגישה אליהם.

העבודה שתוצג ב ChipEx2026 -אשר נעשתה יחד עם הסטודנטים עידו פרחומובסקי, מוחמד עומרי ואיתי יונתנוב, מתמקדת באתגר אחר, אך קשור: אמינות שבבים בשלבי התכנון הפיזי. אחת התופעות הקריטיות בשבבים מתקדמים היא Dynamic Voltage Drop – נפילת מתח דינמית בתוך השבב. כאשר אלמנטים לוגיים רבים מתמתגים בו־זמנית, הם מושכים זרם מרשת האספקה של השבב. מכיוון שברשת האספקה ובאריזת השבב קיימות התנגדות והשראות, משיכת הזרם גורמת לנפילת מתח מקומית. ירידה זו אינה משפיעה רק על התא הלוגי שמתמתג, אלא גם על סביבתו, ועלולה לגרום להאטה בתזמון, לשגיאות חישבויות ולבעיות אמינות.

בתהליכי הפיתוח המקובלים, בעיות מסוג זה נבדקות באמצעות סימולציות כבדות בכלי  EDA. אלה כלים מדויקים, אך הרצתם עשויה להימשך ימים ואף שבועות. בעיה נוספת היא שהתהליך מתבצע לעיתים בשלבים מאוחרים מאוד, סמוך ל-.tapeout  אם מתגלות בעיות בשלב זה, חלון הזמן לתיקון מצטמצם מאוד, והתיקון עלול להיות יקר ומורכב.

הפתרון שמציגים גבאי והסטודנטים במעבדתו הוא מודל מבוסס AI, שאומן על בסיס מערך נתונים גדול ונועד לזהות מוקדם אזורים בעייתיים מבחינת נפילות מתח דינמיות. לדברי גבאי, לאחר שלב האימון זמן הריצה של המודל מהיר פי 25 אלף לעומת הרצה מלאה בכלי סימולציה סטנדרטי, והדיוק שלו מגיע לכ-94%. המודל אינו מחליף את כלי ה- EDA ואינו מבטל את הצורך בסימולציות סופיות, אך הוא מאפשר למהנדסים לאתר מוקדם את הבעיות המרכזיות, למקד את הריצות הכבדות ולהקטין את הסיכון להפתעות בשלב ה- sign-off.

סיוע למהנדס, לא החלפתו

גבאי מתאר את הגישה הזו כ-AI Core Pilots –  טייסי משנה מבוססי בינה מלאכותית לכלי EDA . הדגש הוא על סיוע למהנדס, לא על החלפתו. בעולם שבו תכנון שבב מתקדם מייצר כמויות עצומות של לוגים, סימולציות ונתוני תכנון, חלק מהמידע הזה יכול להפוך לחומר גלם לאימון מודלים פנימיים. חברות שבבים, לדבריו, אינן חייבות להמתין עד שכל היכולות האלה ישולבו בכלים המסחריים. הן יכולות לפתח כבר כיום יכולות פנימיות, מבוקרות וממוקדות, שיזהו מוקדם בעיות חוזרות ויקצרו תהליכי פיתוח.

עם זאת, כניסת AI לתהליך תכנון השבבים אינה מפחיתה את הצורך במהנדסים בעלי עומק מקצועי. להפך. כאשר מודל מסמן אזור בעייתי או מציע תיקון, המהנדס חייב להבין אם ההמלצה נכונה, האם היא רלוונטית למבנה השבב ומה המשמעות שלה מבחינת תזמון, שטח, הספק ואמינות. לכן גבאי מדגיש גם את חשיבות האקספלנביליות (Explainable AI) – היכולת של מערכת AI להסביר מדוע סימנה בעיה מסוימת או מדוע המליצה על פעולה מסוימת. בתהליכי תכנון קריטיים, שבהם נדרשים אחריות, בדיקות והוכחת תקינות, כלי AI שאינם ניתנים להסבר יתקשו להשתלב באופן מלא.

הזווית הרחבה יותר של העבודה קשורה גם למקומה של האקדמיה בהכשרת כוח האדם לתעשיית השבבים. לדברי גבאי, תחום השבבים וה-VLSI מתפתח כיום באוניברסיטה העברית בצורה משמעותית. במכון להנדסת חשמל ופיזיקה יישומית לומדים כ-600 סטודנטים לתואר ראשון, ולצידם יותר מ-100 סטודנטים לתארים מתקדמים. המעבדה החדשה מבקשת למצב את עצמה כאחת המעבדות המובילות בארץ בתחום, והיא מקיימת שיתופי פעולה עם מעבדות נוספות בישראל ובעולם.

שיתופי הפעולה עם התעשייה הם חלק מרכזי במודל הפעולה של המעבדה. גבאי מציין כי המעבדה מצוידת בין היתר בטסטר שהתקבל כתרומה מחברת Teradyne וכי מודלי ה-AI שלה רצים על שרת DGX של אנבידיה שניתן למעבדה. נוסף על כך מתקיימים שיתופי פעולה הדוקים עם קיידנס וסינופסיס, הן במחקר והן בהכשרה אקדמית. חברות נוספות המעורבות בשיתופי פעולה או בתמיכה במחקר ובהכשרה כוללות את סמסונג, אינטל, Altera, אפל, RubyEDA וחברות נוספות בתעשייה.

המסר של גבאי לתעשייה הוא שהצורך בכוח אדם עמוק ומיומן רק הולך וגובר. תעשיית השבבים אינה זקוקה רק למהנדסים שמכירים את הכלים, אלא למהנדסים שמבינים את עקרונות התכנון, הפיזיקה, האמינות והאלגוריתמיקה שמאחורי הכלים. המעבדה באוניברסיטה העברית מבקשת למלא בדיוק את התפקיד הזה: להכשיר דור חדש של מהנדסים וחוקרים שמסוגלים לעבוד בחזית שבין סיליקון, כלי תכנון ובינה מלאכותית.

העבודה של גבאי ומעבדתו ממחישה כיוון רחב יותר בתעשייה: AI כבר אינה רק עומס עבודה שרץ על שבבים מתקדמים. היא מתחילה להפוך לכלי עבודה בתוך תהליך התכנון של אותם שבבים. אם בעשור האחרון תעשיית השבבים בנתה את התשתית למהפכת הבינה המלאכותית, בשנים הקרובות צפויה הבינה המלאכותית להשפיע יותר ויותר גם על הדרך שבה מתכננים, מאמתים ומייצרים את הדור הבא של השבבים.

הפוסט לקראת ChipEx2026: פרופ' גבאי יחשוף בכנס כיצד ניתן בעזרת בינה מלאכותית לזהות בעיות אמינות בשלבי התכנון המוקדמים הופיע לראשונה ב-Chiportal.

סימנס ו-TSMC מרחיבות את שיתוף הפעולה ביניהן כדי להכניס בינה מלאכותית עמוק יותר לתהליך תכנון השבבים. ההכרזה, שפורסמה ב-22 באפריל 2026, מתמקדת בשילוב אוטומציה מבוססת AI בכלי EDA, כלומר כלי תוכנה המשמשים לתכנון, סימולציה, אימות והכנה לייצור של שבבים מתקדמים. המהלך כולל בין היתר תיקון אוטומטי של הפרות Design Rule Check, שילוב מערכת Fuse EDA AI של סימנס, והסמכות חדשות של כלי סימנס לתהליכי הייצור המתקדמים של TSMC.

החשיבות של ההכרזה נובעת מהעומס ההנדסי הגובר בתכנון שבבים בדורות החדשים. ככל שהשבבים עוברים לצמתים מתקדמים יותר, ולמבנים מורכבים יותר כמו 3D IC וצ’יפלטים, תהליך התכנון כבר אינו מסתכם במיקום טרנזיסטורים על פרוסת סיליקון. הוא מחייב תיאום בין תכנון לוגי, תכנון פיזי, בדיקות חום, בדיקות זרם, בדיקות אמינות, אימות חוקים גאומטריים, ותאימות לתהליך הייצור של המפעל. מערכת Fuse EDA AI Agent של סימנס נועדה לתזמר תהליכים כאלה על פני כמה כלים וכמה שלבים, משלב הרעיון ועד sign-off לייצור. סימנס הציגה את המערכת במרץ 2026 כמערכת AI סוכנתית ייעודית לתחום השבבים, תלת־ממד ו-PCB. (Siemens Digital Industries Software)

במסגרת שיתוף הפעולה, TSMC וסימנס מקדמות שימוש בבינה מלאכותית עבור תכנון מעגלים מותאמים אישית. אחד היעדים המרכזיים הוא אוטומציה של תהליכי DRC סביב כלי Calibre של סימנס. בדיקות DRC נועדו לוודא שהתכנון עומד בכללי הייצור של מפעל השבבים. בכל צומת ייצור מתקדם מספר הכללים גדל, והפרות קטנות עלולות לגרום לעיכובים, לתיקוני תכנון חוזרים, או לכישלון בשלב הייצור. לכן, תיקון אוטומטי ומונחה AI של הפרות כאלה עשוי לקצר מחזורי פיתוח ולהפחית עבודה ידנית.

שיתוף הפעולה אינו מוגבל ל-AI בלבד. סימנס הודיעה כי כלי Calibre nmPlatform שלה הוסמכו לתמיכה בתהליכי 3 ננומטר, 2 ננומטר, A16 ו-A14 של TSMC. גם Solido Simulation Suite הוסמך לדיוק SPICE בתהליכי N3A, N2P, A16 ו-A14, כדי לאפשר סימולציה ואימות של תכנוני אנלוג, אותות מעורבים, RF, תאי ספרייה וזיכרונות. נוסף על כך, Aprisa של סימנס הוסמך לתהליך N2P, ו-mPower analog הוסמך לבדיקות EM/IR ברמת טרנזיסטור בתהליך N2P.

היבט נוסף הוא תחום השבבים התלת־ממדיים. עבור טכנולוגיות TSMC 3DFabric, סימנס מדגישה את התמיכה של Calibre 3DStack בבדיקות יישור וקישוריות בין שכבות וצ’יפלטים, בבדיקות DRC מודעות תלת־ממד, בניתוחי אנטנה ובחילוץ התנגדות וזרמים במערכות תלת־ממדיות. Calibre 3DThermal הוסמך לניתוח תרמי סטטי ודינמי, נקודה חשובה במיוחד כאשר שבבים מוערמים וצ’יפלטים מצופפים יוצרים עומסי חום חדשים. בעולם שבו שבבי AI צורכים הספק גבוה ומחוברים באריזות מתקדמות, ניהול חום הופך לחלק בלתי נפרד מהתכנון ולא רק לשלב בדיקה מאוחר.

הרקע הרחב יותר הוא מפת הדרכים האגרסיבית של TSMC. בכנס הטכנולוגיה שלה בצפון אמריקה באפריל 2026 הציגה החברה את המשך פיתוח הצמתים שלה עד 2029, כולל A14, A13, A12 ו-N2U. לפי הדיווחים, TSMC מכוונת כיום למסלול כפול: צמתים שמיועדים בעיקר לשוקי לקוח כמו סמארטפונים ומחשבים, וצמתים בעלי ביצועים גבוהים יותר שמיועדים ל-AI ולמחשוב עתיר ביצועים. A16 ו-A12, למשל, מכוונים לעומסי AI ומרכזי נתונים, עם דגש על שיפור אספקת ההספק והביצועים. (Tom's Hardware)

מבחינת TSMC, שיתופי פעולה עם חברות EDA הם חלק מרכזי ממודל Open Innovation Platform שלה. לפי החברה, ברית ה-EDA נועדה להפחית חסמי תכנון עבור לקוחות המאמצים תהליכי ייצור חדשים, באמצעות התאמה מוקדמת של כלי התכנון לדרישות הטכנולוגיות של TSMC. במילים פשוטות, ככל שהמפעל מתקדם לצמתים צפופים ומורכבים יותר, יצרני הכלים חייבים להיות מעורבים מוקדם יותר כדי שלקוחות יוכלו להוציא לשוק שבבים עובדים בזמן סביר. (tsmc.com)

המהלך של סימנס ו-TSMC משקף שינוי רחב בתעשיית השבבים: בינה מלאכותית אינה רק יעד לשבבים חדשים, אלא גם כלי מרכזי בתהליך התכנון שלהם. שבבי AI דורשים ארכיטקטורות מורכבות, אריזות מתקדמות, ניהול הספק הדוק ותהליכי אימות כבדים. לכן, יצרני כלי התכנון מנסים להפוך את ה-AI לשכבת אוטומציה שמלווה את המהנדס לאורך כל מחזור הפיתוח. אם הגישה תצליח, היא עשויה לקצר את הזמן משלב התכנון ועד הייצור, לצמצם טעויות, ולהקל על חברות שבבים לנצל את הצמתים המתקדמים ביותר של TSMC.

הפוסט סימנס ו-TSMC משלבות בינה מלאכותית בתכנון שבבים לדורות הייצור הבאים הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence) (נאסד״ק: CDNS) הכריזה על השקת ChipStack AI Super Agent, שאותו היא מציגה כארכיטקטורת agentic workflow ראשונה מסוגה לאוטומציה של תכנון ואימות שבבים בצד הלקוח (Front-End). לפי החברה, המערכת מספקת שיפור תפוקה של עד פי 10 במשימות כמו כתיבת קוד תכנון (RTL) וסביבות בדיקה (testbenches), יצירת תוכניות בדיקה, תכנון והרצה של רגרסיות, דיבוג ואף תיקון בעיות אוטומטי.

המהלך מגיע על רקע עומס הולך וגובר על צוותי פיתוח שבבים: קיידנס ציינה שהמערכת נועדה להתמודד עם “המורכבות והקנה־מידה” של שבבים מודרניים, ובדיווח נפרד הוזכר כי צוותים עשויים להשקיע עד כ־70% מזמנם בכתיבה ובבדיקה של קוד תכנון/אימות.

מה הוכרז

לפי קיידנס, ChipStack AI Super Agent פועל כ”שכבת תזמור” שמפעילה מספר סוכני-AI (“מהנדסים וירטואליים”) על גבי כלי ה-EDA של החברה. הוא משתלב ביכולות AI קיימות של קיידנס, שלדבריה שימשו ביותר מ־1,000 תהליכי tapeout עד היום, כולל פלטפורמת האימות Verisium, כלי האופטימיזציה Cerebrus®, ופלטפורמת הנתונים וה-AI JedAI.

אנירוד דבגאן, נשיא ומנכ״ל קיידנס, מסר כי מדובר ביישום ישיר של בינה מלאכותית אג׳נטית בזרימות העבודה של הלקוחות, כדי לשחרר מהנדסים בכירים מעבודות חוזרות ולאפשר להם להתמקד בחדשנות.

איך זה עובד בפועל

בדפי המוצר של קיידנס מוסבר כי אחד המרכיבים המרכזיים הוא “Mental Model”: שכבת ידע שמרכזת מפרטים, נתוני תכנון וארטיפקטים של אימות לכדי “מקור אמת” עבור הסוכנים השונים. סביב המודל הזה פועלים סוכנים ייעודיים למשימות כמו אופטימיזציית RTL, אימות פורמלי (כולל יצירה של תכנית אימות ו-SVA), יצירה/שדרוג של סביבת UVM, בדיקות יחידה ב-SystemVerilog, דיבוג אוטונומי וניתוח סיבת שורש, ואף סוכן “Signoff” שמזהה בעיות מבניות ומציע תיקונים.

קיידנס מציגה את המערכת כחלק מגישת Intelligent System Design, שמשלבת תזמור AI, סימולציה מבוססת-עקרונות ומחשוב מואץ.

פריסה ראשונית ותמיכה במודלים

החברה מסרה שהפתרון נמצא כבר בשלבי הטמעה מוקדמים אצל שחקנים מרכזיים, ובהם Altera, NVIDIA, Qualcomm ו-Tenstorrent. קיידנס כללה בהודעה גם ציטוטים של לקוחות: באלטֶרה ציינו צמצום משמעותי של מאמץ אימות, בחלק מהתחומים “בערך פי 10”; בטנסטורנט דווח על קיצור זמן אימות של עד פי 4 בהערכה שנמשכה שלושה חודשים על כמה בלוקים קריטיים.

מבחינת מודלים, קיידנס מציינת תמיכה גמישה גם בענן וגם בסביבה מקומית (On-Prem), כולל NVIDIA Nemotron (ביחד עם התאמה באמצעות NVIDIA NeMo) וכן מודלים בענן כגון OpenAI GPT. בנוסף, לפי קיידנס המוצר זמין כעת במסלול Early Access.ל

הפוסט קיידנס משיקה את ChipStack: סוכן AI לתכנון ואימות שבבים ומבטיחה עד פי 10 תפוקה הופיע לראשונה ב-Chiportal.

חברת GlobalFoundries ‏(GF) הודיעה כי חתמה על הסכם מחייב לרכישת חטיבת Processor IP Solutions של חברת Synopsys – עסקה שמטרתה להרחיב את יכולות החברה בפיתוח פתרונות מעבדים ובינה מלאכותית, ולחזק את המיקוד שלה ביישומי “בינה מלאכותית פיזית” (Physical AI). לפי ההודעה, הנכסים שיירכשו ישולבו בתוך MIPS, חברה בבעלות GlobalFoundries, במטרה להציע ללקוחות “חבילת IP מעבדים” מקיפה יותר ולזרז פיתוח שבבים מותאמים־אישית.

GF מסבירה כי שילוב טכנולוגיות ARC של Synopsys עם טכנולוגיות MIPS ועם יכולות הייצור של GF צפוי “להוריד את חסמי האימוץ” עבור לקוחות שמפתחים את הדור הבא של התקני AI בעולם הפיזי – ממוצרים לבישים ורובוטיקה, דרך יישומי AI לצרכנים ועד שבבי AI מתקדמים.

מה נכלל בעסקה ומה יישאר ב-Synopsys

לפי הודעת GF, הרכישה כוללת את עסקי ARC Processor IP Solutions, יחד עם צוותי מהנדסים ומעצבים, וכן מספר קווי מוצרים: ARC-V, ‏ARC-Classic, ‏ARC VPX-DSP ו-ARC NPX NPU. בנוסף, העסקה כוללת גם כלי פיתוח למעבדים מסוג ASIP (Instruction Set מותאם־יישום) ובהם ASIP Designer ו-ASIP Programmer. לאחר השלמת העסקה, כל אלה אמורים להשתלב בתוך MIPS כדי לספק ללקוחות פתרונות מעבדים ו-IP “מותאמים במיוחד” ליישומי Physical AI, כולל מודל עסקי של רישוי IP ותוכנה לקיצור זמן ההגעה לשוק.

במקביל, Synopsys מדגישה כי היא תשמור ותמשיך לפתח את תיק ה-Design IP הרחב שלה בתחומים כמו ספריות לוגיקה, זיכרונות משובצים, ממשקי תקשורת (interface IP), אבטחה ותתי-מערכות.

למה זה משמעותי:RISC-V, ליבות AI ו“תוכנה קודם”

GF מציגה את המהלך כחיזוק ישיר ליכולת להציע פתרונות עיבוד סקיילביליים וחסכוניים באנרגיה, כולל ליבות עיבוד “ביצועיות”, בינוניות וצריכת-הספק נמוכה מאוד, לצד ליבות AI. החברה מציינת כי לרכישה מצטרפים גם “תיק פטנטים חזק”, רשת לקוחות גלובלית וניסיון הנדסי מוכח – רכיבים שנועדו להאיץ חדשנות ביישומי מחשוב בזמן אמת, מערכות אירועיות (event-driven) ומוצרים שבהם AI צריך לפעול קרוב לחיישנים ולמפעילים (רובוטיקה, רכב, תעשייה ועוד).

מנכ”ל GlobalFoundries, טים ברין (Tim Breen), מסר כי העסקה “מכפילה את המחויבות” של החברה להובלה בתחום Physical AI, וכי שילוב ARC עם MIPS יחד עם יכולות הייצור של GF יאפשר ללקוחות לאמץ מהר יותר טכנולוגיות חיוניות לדור הבא של יישומי עיבוד ו-AI. הוא הוסיף שהמהלך אמור לחזק את מפת הדרכים של החברה ולאפשר הצעת פתרונות “מקצה לקצה” שיתמכו בהתרחבות התקני AI אל העולם הפיזי.

מצד Synopsys, המנכ”ל סאסין גאזי (Sassine Ghazi) אמר שהעסקה מחדדת את המיקוד של עסקי ה-IP של החברה בממשקים ו-foundation IP, ומאפשרת לה להתחרות ולהתרחב בהזדמנויות בעלות ערך גבוה; לדבריו, GF תהיה “בעלת בית” מתאימה לעסקי IP המעבדים, כך שלקוחות ברחבי העולם ימשיכו ליהנות מתחרות חזקה בתחום.

לוח זמנים: רגולציה והשלמה במחצית השנייה של 2026

העסקה כפופה לתנאי סגירה מקובלים, כולל אישורים רגולטוריים נדרשים, ו-GF מציינת שהיא צפויה להיסגר במחצית השנייה של שנת 2026. לאחר הסגירה, החברה מתכוונת לעבוד בצמוד ל-Synopsys כדי להבטיח מעבר “חלק” לעובדים, לקוחות ושותפים.

חברת MIPS מיוצגת בישראל ע"י משה הלל, דירקטור לפיתוח עסקי בחברת MIPS.

הפוסט GlobalFoundries תרכוש את חטיבת ARC Processor IP של Synopsys ותשלב אותה ב-MIPS הופיע לראשונה ב-Chiportal.

הטכניון חנך את מעבדת VLSI המחודשת בפקולטה להנדסת חשמל ומחשבים ע"ש ויטרבי. תחום ה-VLSI ( אינטגרציה בקנה מידה גדול מאוד) – יצירת מעגל משולב מרובה-רכיבים – נמצא בליבת פיתוחם של שבבים מתקדמים.

המעבדה שודרגה בהשקעה של כמיליון דולר – תרומתן של החברות אפל, אינטל​ ו-NVIDIA. השדרוג כלל שיפוץ, הוספת כוח אדם וחידוש הציוד. הטקס התקיים במעמד נשיא הטכניון פרופ' אורי סיון, דיקן הפקולטה פרופ' שחר קוטינסקי, האחראי האקדמי של המעבדה פרופ' רן גינוסר ובכירי שלוש החברות, שכולם בוגרי הטכניון: תמיר עזרזר, סגן נשיא בכיר לפיתוח שבבים ב-NVIDIA; קרין אייבשיץ סגל, מנכ"לית Intel ישראל וסגנית נשיא Intel העולמית; ורוני פרידמן, סגן נשיא ב-Apple ומנכ"ל Apple ישראל.

בפקולטה להנדסת חשמל ומחשבים ע"ש ויטרבי בטכניון הוכשרה לאורך השנים המנהיגות המדעית-טכנולוגית שתרמה תרומה מכרעת לביסוס מעמדה של ישראל כאומת הסטארטאפ וכמרכז עולמי לפיתוח שבבים.

חוקרי הפקולטה ובוגריה היו ועודם שחקנים מובילים בהתפתחות תעשיית המוליכים למחצה, וכיום גם בפיתוח שבבים וארכיטקטורות מחשוב המותאמים לעידן הבינה המלאכותית. השילוב בין ידע בסיסי עמוק, מצוינות מתמטית, יצירתיות וחדשנות הנדסית מקנה לבוגרי הפקולטה, המשתלבים ומובילים את התעשייה הישראלית, יתרון תחרותי מתמשך בחזית הטכנולוגיה העולמית.

מעבדת VLSI מתמקדת בפיתוח ארכיטקטורות מחשוב מתקדמות ומערכות משולבות בקנה מידה נרחב, ובהן עיבוד נתונים בזיכרון (In-Memory Computing) האצת בינה מלאכותית בחומרה, אבטחת חומרה ומערכות עתירות יעילות אנרגטית. השקעת החברות במעבדה מבטאת מחויבות עמוקה להכשרת דור העתיד של מהנדסי ה-  VLSIבישראל. שותפות זו בין האקדמיה לתעשייה נועדה להעניק לסטודנטים ידע פרקטי בחזית הטכנולוגיה ולהבטיח את עתודת המהנדסים שיובילו את פיתוח השבבים בשנים הבאות.

חנוכת המעבדה המחודשת מהווה צעד אסטרטגי בהעמקת החיבור בין מחקר אקדמי מתקדם לתעשייה הישראלית והגלובלית ובחיזוק מעמדו של הטכניון כגורם מוביל בעיצוב תחום המיקרואלקטרוניקה והחומרה החישובית בישראל ובעולם.

הפוסט הטכניון חנך מעבדת VLSI לפיתוח שבבים שחודשה בתמיכת אפל, אינטל ואנבידיה הופיע לראשונה ב-Chiportal.

SignOff Semiconductors Pvt Ltd הודיעה כי תפתח פעילות מכירות בישראל, במסגרת שיתוף פעולה עם חברת MosaIC Ltd. מתל אביב, שתשמש כנציגת המכירות של SignOff בשוק הישראלי.

לפי הודעת החברה, SignOff מספקת שירותי תכנון שבבים מקצה לקצה — משלב המפרט (Spec) ועד GDSII — כולל תכנון פיזי (Physical Design), Design for Test‏ (DFT), פריסה אנלוגית, תכנון שבב מלא ופעולות Post-Silicon Bring-up. החברה מציינת כי היא פועלת גם בצמתים מתקדמים, עד 2 ננומטר, ומציעה מודלים שונים להתקשרות, לרבות ביצוע פרויקטים “Turnkey”.

במסגרת השותפות, MosaIC תהיה אחראית על קידום קשרי לקוחות ופיתוח פעילות מול קהילת תכנון השבבים בישראל, עם דגש על חברות Fabless, סטארט־אפים ושחקנים נוספים בתחום. ראקש טריבדי, מנהל אסטרטגיה ראשי וראש צמיחה ב-SignOff, אמר כי החברה רואה בישראל מוקד משמעותי לחדשנות בתחום השבבים, וכי היא מבקשת “לאפשר פיתוח סיליקון מהיר ויעיל יותר” עבור חברות מקומיות. גארי גולמבו, מנכ״ל MosaIC, מסר כי שיתוף הפעולה נועד להתאים יכולות בתחומי תכנון פיזי, DFT/ATPG ותכנון שבב מלא לצרכים של השוק הישראלי, ולהאיץ תהליכי עבודה מול לקוחות.

SignOff פועלת מבנגלור שבהודו, ומציגה את פעילותה כחברת בוטיק לשירותי תכנון VLSI. MosaIC מתארת את עצמה כספקית פתרונות טכנולוגיים לישראל ולאירופה בתחומי המוליכים למחצה, הביטחון והמכשור הרפואי.

הפוסט SignOff Semiconductors הודיעה על פתיחת פעילות מכירות בישראל בשיתוף MosaIC הופיע לראשונה ב-Chiportal.