לימודים - Chiportal https://chiportal.co.il/category/site-pages/education-in-israel/ The Largest tech news in Israel – Chiportal, semiconductor, artificial intelligence, Quantum computing, Automotive, microelectronics, mil tech , green technologies, Israeli high tech, IOT, 5G Mon, 24 Oct 2022 07:33:20 +0000 he-IL hourly 1 https://wordpress.org/?v=6.5.5 https://chiportal.co.il/wp-content/uploads/2019/12/cropped-chiportal-fav-1-32x32.png לימודים - Chiportal https://chiportal.co.il/category/site-pages/education-in-israel/ 32 32 לראשונה בישראל: הוקם מכון טכנולוגי לצעירי העדה הדרוזית https://chiportal.co.il/%d7%9c%d7%a8%d7%90%d7%a9%d7%95%d7%a0%d7%94-%d7%91%d7%99%d7%a9%d7%a8%d7%90%d7%9c-%d7%94%d7%95%d7%a7%d7%9d-%d7%9e%d7%9b%d7%95%d7%9f-%d7%98%d7%9b%d7%a0%d7%95%d7%9c%d7%95%d7%92%d7%99-%d7%9c%d7%a6%d7%a2/?utm_source=rss&utm_medium=rss&utm_campaign=%25d7%259c%25d7%25a8%25d7%2590%25d7%25a9%25d7%2595%25d7%25a0%25d7%2594-%25d7%2591%25d7%2599%25d7%25a9%25d7%25a8%25d7%2590%25d7%259c-%25d7%2594%25d7%2595%25d7%25a7%25d7%259d-%25d7%259e%25d7%259b%25d7%2595%25d7%259f-%25d7%2598%25d7%259b%25d7%25a0%25d7%2595%25d7%259c%25d7%2595%25d7%2592%25d7%2599-%25d7%259c%25d7%25a6%25d7%25a2 https://chiportal.co.il/%d7%9c%d7%a8%d7%90%d7%a9%d7%95%d7%a0%d7%94-%d7%91%d7%99%d7%a9%d7%a8%d7%90%d7%9c-%d7%94%d7%95%d7%a7%d7%9d-%d7%9e%d7%9b%d7%95%d7%9f-%d7%98%d7%9b%d7%a0%d7%95%d7%9c%d7%95%d7%92%d7%99-%d7%9c%d7%a6%d7%a2/#respond Mon, 24 Oct 2022 07:30:23 +0000 https://chiportal.co.il/?p=39015 ביום שלישי הקרוב, 25 באוקטובר, 2022 יחנך בעספיה המכון הראשון לחדשנות וטכנולוגיה אשר מוקדש לצעירי העדה הדרוזית בישראל. המכון אשר שמו הרשמי DTEC) Druze High-Tech Economic Empowerment Center) הוא פרי יוזמתו של קופטאן חלבי, יו"ר העמותה לקידום החייל הדרוזי המשוחרר אשר פועל כבר למעלה מ-10 שנים לשילובם של צעירי העדה הדרוזית  אשר שירתו בצה"ל ותרמו […]

הפוסט לראשונה בישראל: הוקם מכון טכנולוגי לצעירי העדה הדרוזית הופיע לראשונה ב-Chiportal.

]]> ביום שלישי הקרוב, 25 באוקטובר, 2022 יחנך בעספיה המכון הראשון לחדשנות וטכנולוגיה אשר מוקדש לצעירי העדה הדרוזית בישראל. המכון אשר שמו הרשמי DTEC) Druze High-Tech Economic Empowerment Center) הוא פרי יוזמתו של קופטאן חלבי, יו"ר העמותה לקידום החייל הדרוזי המשוחרר אשר פועל כבר למעלה מ-10 שנים לשילובם של צעירי העדה הדרוזית  אשר שירתו בצה"ל ותרמו רבות למדינה להשתלב בתעשיית ההייטק הישראלית.

לדברי חלבי: "הגיעה העת שאחיכם הדרוזים יעמדו לצידכם לא רק מתחת לאלונקה אלא גם במשרדים של חברות ההייטק, יטוסו לצידכם כטייסים באל על, ירצו לצידכם באוניברסיטאות, וינהלו חברות ממשלתיות כאחים שווי זכיות ושויי הזדמניות. פתיחת המכון מהווה פרק חדש שיוביל למהפיכה תעסוקתית בקרב צעירי העדה הדרוזית".

המכון ע"ש שיח אמין טריף ז"ל יחנך מחר במעמד השיח מואפק טריף, מנהיגה הרוחני של העדה הדרוזית, גב' אורית פרקש הכהן, שרת החדשנות, המדע והטכנולוגיה, מר שלמה גרדמן, מנכ"ל חברת איי אס ג'י ויו"ר פורום מנכ"לי הייטק, פרופ' בועז גולני, מנכ"ל הטכניון, מר בהיג מנסור, ראש מועצת עוספיה ומר אכרם חסון, חכ"ל. את הארוע ינחה אלון בן דוד, הפרשן הצבאי של חדשות 13 ותומך נלהב של בני העדה הדרוזית. במהלך הטקס יחנך הבנין אשר ישמש מרכז הכשרה ולימוד לצעירי העדה הדרוזית וכמו כן יתקיים סיור במרכז החדיש אשר צויד במיטב המחשבים וציוד התקשורת העכשוי לרווחת התלמידים.

המכון מתעד לקיים מגוון קורסים והכשרות אשר יאפשרו לבני העדה הדרוזית ללמד מקצועות הייטק שונים לקראת שילובם בחברות הייטק ישראליות ובינלאומיות. במסגרת פעילות המכון הטכנולוגי אשר פועל בשיתוף עם הטכניון – מכון טכנולוגי לישראל , הסתיים לאחרונה קורס ראשון לבודקי תוכנה אותו סיימו בהצלחה 43 צעירים וצעירות מבני העדה הדרוזית.

מוסיף קופטאן: "אני קורא לכל מנהלי חברות ההייטק המובילות בישראל להשתתף בטקס, לחזות במו עינהם במרכז המפואר וכמובן לשלב את צעירי העדה הדרוזית שהוכשרו במקצועות ההייטק בחברותיהם".

הפוסט לראשונה בישראל: הוקם מכון טכנולוגי לצעירי העדה הדרוזית הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/%d7%9c%d7%a8%d7%90%d7%a9%d7%95%d7%a0%d7%94-%d7%91%d7%99%d7%a9%d7%a8%d7%90%d7%9c-%d7%94%d7%95%d7%a7%d7%9d-%d7%9e%d7%9b%d7%95%d7%9f-%d7%98%d7%9b%d7%a0%d7%95%d7%9c%d7%95%d7%92%d7%99-%d7%9c%d7%a6%d7%a2/feed/ 0 DSPG מודיעה על הסכם עם ענקית ציוד הרשתות האמריקאית TP-LINK https://chiportal.co.il/dspg-tp-link-2110156/?utm_source=rss&utm_medium=rss&utm_campaign=dspg-tp-link-2110156 https://chiportal.co.il/dspg-tp-link-2110156/#respond Tue, 20 Oct 2015 22:02:13 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/dspg-tp-link-2110156/ שבבי הבית החכם של DSPG ישולבו בנתב התקשורת הביתי החדש של TP-LINK, ויאפשרו יישומי IoT לצד טלפוניה באיכות HD ספקית שבבי המולטימדיה DSPG הודיעה כי שבב ה-ULE/DECT שפיתחה ישולב בנתב התקשורת הביתי החדש של TP-LINK האמריקאית. TP-LINK היא מיצרניות נתבי התקשורת והאביזרים האלחוטיים הגדולות בעולם, ומוצריה נמכרים ביותר מ-120 מדינות. השבב של DSPG מאפשר יישומי […]

הפוסט DSPG מודיעה על הסכם עם ענקית ציוד הרשתות האמריקאית TP-LINK הופיע לראשונה ב-Chiportal.

]]> שבבי הבית החכם של DSPG ישולבו בנתב התקשורת הביתי החדש של TP-LINK, ויאפשרו יישומי IoT לצד טלפוניה באיכות HD

ספקית שבבי המולטימדיה DSPG הודיעה כי שבב ה-ULE/DECT שפיתחה ישולב בנתב התקשורת הביתי החדש של TP-LINK האמריקאית. TP-LINK היא מיצרניות נתבי התקשורת והאביזרים האלחוטיים הגדולות בעולם, ומוצריה נמכרים ביותר מ-120 מדינות.

השבב של DSPG מאפשר יישומי בית חכם ו-IoT בתדר הטלפוניה האלחוטית, לצד טלפוניה באיכות HD. זאת, תוך צריכת הספק נמוכה במיוחד התורמת לחיי סוללה ארוכים.

"שילוב השבב של DSPG מחזק את מעמדה של TP-LINK בשוק", אמר סגן-נשיא יחידת הרשתות של TP-LINK, אנדי צ'ן. "אנו רואים ביקוש חזק לטכנולוגיית DECT, וחבילות התוכנה והחומרה של DSPG אפשרו לנו לענות במהירות על צרכי השוק".

מנכ"ל DSPG, עופר אליקים, הוסיף: "TP-LINK היא מותג עולמי מוביל בתחום הרשתות האלחוטיות, ואנו שמחים לשתף עמה פעולה בתחום נתבי התקשורת הביתיים. שילוב השבב שלנו בנתבים החדשים והמתקדמים ישפיע לטובה על פעילותנו העסקית".

{loadposition content-related}

הפוסט DSPG מודיעה על הסכם עם ענקית ציוד הרשתות האמריקאית TP-LINK הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/dspg-tp-link-2110156/feed/ 0 FPGA/ASIC Designer – 12 months https://chiportal.co.il/fpgaasic-designer-12-months/?utm_source=rss&utm_medium=rss&utm_campaign=fpgaasic-designer-12-months https://chiportal.co.il/fpgaasic-designer-12-months/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/fpgaasic-designer-12-months/ מטרת התוכנית מטרתה של תוכנית ההכשרה הינה לגשר בן הידע התיאורטי של בוגרי האוניברסיטאות והמכללות לבין הכישורים הנדרשים לעבודה בתעשייה ובסביבת העבודה העדכנית ביותר. התוכנית מיועדת למהנדסי אלקטרוניקה המעוניינים להרחיב את הידע בתחום ולרכוש מקצוע חדש ומבטיח, ולהיות על פיק הטכנולוגיה, ולעבוד בחברות פיתוח חומרה המובילות בארץ ובעולם בתפקיד מהנדס FPGA/ASIC. הקורס חושף את המהנדסים […]

הפוסט FPGA/ASIC Designer – 12 months הופיע לראשונה ב-Chiportal.

]]> מטרת התוכנית
  • מטרתה של תוכנית ההכשרה הינה לגשר בן הידע התיאורטי של בוגרי האוניברסיטאות והמכללות לבין הכישורים הנדרשים לעבודה בתעשייה ובסביבת העבודה העדכנית ביותר.
  • התוכנית מיועדת למהנדסי אלקטרוניקה המעוניינים להרחיב את הידע בתחום ולרכוש מקצוע חדש ומבטיח, ולהיות על פיק הטכנולוגיה, ולעבוד בחברות פיתוח חומרה המובילות בארץ ובעולם בתפקיד מהנדס FPGA/ASIC.
  • הקורס חושף את המהנדסים לחידושים ולעדכונים ממקור ראשון באמצעות טובי המרצים המומחים בתחום מהתעשייה.
  • במהלך התוכנית מתנסים הסטודנטים בעבודה מעשית אמיתית שמקנה להם ניסיון שווה ערך לשנתיים עבודה ומאפשרת להם להתחיל לעבוד בתחום ולהיות אפקטיביים מהימים הראשונים לעבודתם בחברה.
  • התוכנית הינה יחידה מסוגה בישראל ומקנה למשתתפים כלים מתקדמים לעבודה בתכנון שבבים (Chip Design). פרט לתכנים המקצועיים, התוכנית כוללת פרק נכבד בכל הקשור לאימון אישי , פיתוח מנהיגות, פיתוח קריירה וכדומה.
קהל היעד
מהנדסי אלקטרוניקה ומחשבים
מתכונת הלימודים
פעם בשבוע בערב ( בין שעות 17:30-22:00)
או בימי שישי (בין שעות 9:00-13:30).
משך הלימודים
משך התוכנית כ- 10-12 חודשים ( חלק Design and Verification FPGA- כ5-6 חודשים, חלקDesign ASIC – כ-5-6 חודשים). כ-550 שעות אקדמיות מתוכן 250 שעות פרונטאליות ועוד כמינימום של 300 שעות פרויקט עצמאיות, בליווי מנהל פרויקט.
תוכנות וסביבת הלימודים
התוכנות המובילות בתעשייה של חברות Synopsys ו- Mentor Graphics מערכות הפעלה : Linux/Windows שפות תכנון : VerilogHDL ו – TCL לצורך עבודה על הפרויקטים ניתנת אפשרות להפעיל את כלי התכנות גם מהבית באמצעות קו אינטרנט רגיל. אפשרות להתייעץ עם סגל מקצועי דרך הפורומים.

  • למשתתפים בתוכנית ניתנת אפשרות להשתתף בתוכנית “Chip Verification Engineer” במחיר אטרקטיבי.

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט FPGA/ASIC Designer – 12 months הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/fpgaasic-designer-12-months/feed/ 0 ASIC Designer – 6 months https://chiportal.co.il/asic-designer-6-months/?utm_source=rss&utm_medium=rss&utm_campaign=asic-designer-6-months https://chiportal.co.il/asic-designer-6-months/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/asic-designer-6-months/ Course objectivesTeach FE FPGA/ASIC Engineers the complete and advanced subjects of the ASIC design flow (Integration, Synthesis, STA, DFT etc…) The course is beneficiary to any FE engineer who wants to learn or strengthen his knowledge in Chip Level Design (Top Level Synthesis, DFT, STA, GLS etc) Course organization The class takes place in Ramat-Gan […]

הפוסט ASIC Designer – 6 months הופיע לראשונה ב-Chiportal.

]]> Course objectives

Teach FE FPGA/ASIC Engineers the complete and advanced subjects of the ASIC design flow (Integration, Synthesis, STA, DFT etc…) The course is beneficiary to any FE engineer who wants to learn or strengthen his knowledge in Chip Level Design (Top Level Synthesis, DFT, STA, GLS etc)

Course organization

The class takes place in Ramat-Gan (Near Tel-Aviv central railway station) once a week either during working days (between 5-10 p.m.) or on Friday (between 9 a.m. – 2 p.m.). The course is 6 months long and includes a real design project and a graduation exam.

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט ASIC Designer – 6 months הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/asic-designer-6-months/feed/ 0 FPGA Designer – 6 months https://chiportal.co.il/fpga-designer-6-months/?utm_source=rss&utm_medium=rss&utm_campaign=fpga-designer-6-months https://chiportal.co.il/fpga-designer-6-months/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/fpga-designer-6-months/ מטרת התוכנית מטרתה של תוכנית ההכשרה הינה לגשר בן הידע התיאורטי של בוגרי האוניברסיטאות והמכללות לבין הכישורים הנדרשים לעבודה בתעשייה ובסביבת העבודה העדכנית ביותר. התוכנית מיועדת למהנדסי אלקטרוניקה המעוניינים להרחיב את הידע בתחום ולרכוש מקצוע חדש ומבטיח, ולהיות על פיק הטכנולוגיה, ולעבוד בחברות פיתוח חומרה המובילות בארץ ובעולם בתפקיד מהנדס FPGA. הקורס חושף את המהנדסים […]

הפוסט FPGA Designer – 6 months הופיע לראשונה ב-Chiportal.

]]> מטרת התוכנית

מטרתה של תוכנית ההכשרה הינה לגשר בן הידע התיאורטי של בוגרי האוניברסיטאות והמכללות לבין הכישורים הנדרשים לעבודה בתעשייה ובסביבת העבודה העדכנית ביותר. התוכנית מיועדת למהנדסי אלקטרוניקה המעוניינים להרחיב את הידע בתחום ולרכוש מקצוע חדש ומבטיח, ולהיות על פיק הטכנולוגיה, ולעבוד בחברות פיתוח חומרה המובילות בארץ ובעולם בתפקיד מהנדס FPGA. הקורס חושף את המהנדסים לחידושים ולעדכונים ממקור ראשון באמצעות טובי המרצים המומחים בתחום מהתעשייה.
קהל היעד
מהנדסי אלקטרוניקה ומחשבים
מתכונת הלימודים
פעם בשבוע בערב ( בין שעות 17:30-22:00)
או בימי שישי (בין שעות 9:00-13:30).
משך הלימודים
משך התוכנית כ 6-חודשים. כ-250 שעות אקדמיות מתוכן 120 שעות פרונטאליות ועוד כמינימום של 130 שעות פרויקט עצמאיות, בליווי מנהל פרויקט.
תוכנות וסביבת הלימודים
התוכנות המובילות בתעשייה של חברות Altera ו- Mentor Graphics
מערכות הפעלה : Windows
שפות תכנון : VerilogHDL
לצורך עבודה על הפרויקטים ניתנת אפשרות להפעיל את כלי התכנות גם מהבית באמצעות קו אינטרנט רגיל.

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט FPGA Designer – 6 months הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/fpga-designer-6-months/feed/ 0 ASIC Synthesis and STA https://chiportal.co.il/asic-synthesis-and-sta/?utm_source=rss&utm_medium=rss&utm_campaign=asic-synthesis-and-sta https://chiportal.co.il/asic-synthesis-and-sta/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/asic-synthesis-and-sta/ Program Goal Provide the engineers with knowledge in ASIC physical design: Synthesis and STA. The course can increase productivity and make it easier for engineers to improve their design capabilities. The course also includes real examples and a mini project to be developed by the students. The course for sure will help with job interviews […]

הפוסט ASIC Synthesis and STA הופיע לראשונה ב-Chiportal.

]]> Program Goal
Provide the engineers with knowledge in ASIC physical design: Synthesis and STA. The course can increase productivity and make it easier for engineers to improve their design capabilities. The course also includes real examples and a mini project to be developed by the students. The course for sure will help with job interviews passing and career improving.

Who can attend
Electronics Engineers.

Course duration:
Studies: ~2.5 Months, 1 evening lesson per week.

Classes Schedule
One evening class on weekdays (Mon-Thu, 17:30pm-22.00pm) or Friday (9:30am- 14:00pm)
Class size
20 people max
Course Syllabus
– ASIC Implementation Stage Introduction
– ASIC Technology libraries
– Advanced RTL Design for Synthesis
– STA
– Area/Timing/Power Optimization Methods
– Introduction to TCL
– Synthesis Environment structure + scripts review
– Mini synthesis Project – BI, CRB, FSM etc
– Timing Constraints Definitions
– Synthesis Compilation Reports Analysis
– DFT Stage Introduction + DFT commands in DC syntheis scripts review
– ASIC Ref Project Synthesis Environment Review
– Mini Synthesis Design Review – Block level synthesis, present synthesis reports and analysis

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט ASIC Synthesis and STA הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/asic-synthesis-and-sta/feed/ 0 Chip Design and Verification using Verilog https://chiportal.co.il/chip-design-and-verification-using-verilog/?utm_source=rss&utm_medium=rss&utm_campaign=chip-design-and-verification-using-verilog https://chiportal.co.il/chip-design-and-verification-using-verilog/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/chip-design-and-verification-using-verilog/ Course objectivesProvide Electronic and Computer Engineers with knowledge in basic Logic Design and Verification using Hardware Description Language – Verilog. This can increase productivity and make it easier for engineers to improve the design environment. The course also includes examples and a mini project to be developed by the course participants. Course organizationThe class takes […]

הפוסט Chip Design and Verification using Verilog הופיע לראשונה ב-Chiportal.

]]> Course objectives
Provide Electronic and Computer Engineers with knowledge in basic Logic Design and Verification using Hardware Description Language – Verilog. This can increase productivity and make it easier for engineers to improve the design environment. The course also includes examples and a mini project to be developed by the course participants.
Course organization
The class takes place in Ramat-Gan (Near Tel-Aviv central railway station) once a week, either during working days (between 5.30-10 p.m.) or on Friday (between 9 a.m. – 1.30 p.m.). The course includes 5 meetings and a real design project.

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט Chip Design and Verification using Verilog הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/chip-design-and-verification-using-verilog/feed/ 0 Introduction to Chip Design and Verification https://chiportal.co.il/introduction-to-chip-design-and-verification/?utm_source=rss&utm_medium=rss&utm_campaign=introduction-to-chip-design-and-verification https://chiportal.co.il/introduction-to-chip-design-and-verification/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/introduction-to-chip-design-and-verification/ Course objectivesProvide Engineers and non engineers with the basic knowledge in Chip Design: design flow, technologies, terms, modern architectures etc. Course organizationThe class takes place in Ramat-Gan (Near Tel-Aviv central railway station) once a week either during working days (between 5.30-10.00 p.m.) or on Friday (between 9 a.m. – 1.30 p.m.). The course includes 5 […]

הפוסט Introduction to Chip Design and Verification הופיע לראשונה ב-Chiportal.

]]>

Course objectives
Provide Engineers and non engineers with the basic knowledge in Chip Design: design flow, technologies, terms, modern architectures etc.

Course organization
The class takes place in Ramat-Gan (Near Tel-Aviv central railway station) once a week either during working days (between 5.30-10.00 p.m.) or on Friday (between 9 a.m. – 1.30 p.m.). The course includes 5 meetings.

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט Introduction to Chip Design and Verification הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/introduction-to-chip-design-and-verification/feed/ 0 Modern Board Design-12 months https://chiportal.co.il/modern-board-design-12-months/?utm_source=rss&utm_medium=rss&utm_campaign=modern-board-design-12-months https://chiportal.co.il/modern-board-design-12-months/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/modern-board-design-12-months/ מטרת התוכנית1. הקניית ניסיון בפיתוח חומרה עצמאי של פרויקט משלב התכנון עד לשלב בדיקות האבטיפוס. 2.גישור על הפער בין הנלמד במוסדות האקדמיים לבין דרישות התעשייה בפיתוח מוצרים עכשוויים ועתידיים. 3.מיועדת למהנדסי אלקטרוניקה המעוניינים רכישת ידע פרקטי תוך העמקת הידע התיאורי בפיתוח האלקטרוני. 4.לימוד, שימוש, התנסות ושליטה בכלים הנדרשים לפיתוח, ליישום משימות הפיתוח האלקטרוני. 5.התנסות בפיתוח […]

הפוסט Modern Board Design-12 months הופיע לראשונה ב-Chiportal.

]]>

מטרת התוכנית
1. הקניית ניסיון בפיתוח חומרה עצמאי של פרויקט משלב התכנון עד לשלב בדיקות האבטיפוס.
2.גישור על הפער בין הנלמד במוסדות האקדמיים לבין דרישות התעשייה בפיתוח מוצרים עכשוויים ועתידיים.
3.מיועדת למהנדסי אלקטרוניקה המעוניינים רכישת ידע פרקטי תוך העמקת הידע התיאורי בפיתוח האלקטרוני.
4.לימוד, שימוש, התנסות ושליטה בכלים הנדרשים לפיתוח, ליישום משימות הפיתוח האלקטרוני.
5.התנסות בפיתוח פרויקט אמיתי במהלך ההכשרה המהווה תחליף לניסיון מקצועי של שנה-שנתיים, בהתאם לרמת ההשקעה של הלומד.
6.שילוב הידע הפיסיקלי והניסיון המעשי להכרת התופעות וההפרעות הנגרמות עקב תפקוד בתדר גבוה/ HIGH- SPEED והפרעות אלקטרומגנטיות/ EMI.
7.הקניית בסיס מורחב להבנת הידע הנדרש לתכנון אלקטרוני ולהכנה לעריכת מעגלים מודפסים רבי-שכבות למערכות בתדר גבוה.
8.תוכנית ייחודית המשלבת גם אימון אישי, פיתוח מנהיגות וניהול זמן כנדרש מאיש פיתוח בחברת הי-טק.

קהל היעד
מהנדסי אלקטרוניקה המעוניינים לעבוד ולהתקדם בתחום של מעגלים אלקטרוניים מודפסים.

מתכונת הלימודים
פעם בשבוע בערב ( בין שעות 17:30-22:00)
או בימי שישי (בין שעות 9:00-13:30).

משך הלימודים
כ-550 שעות אקדמיות מתוכן 250 שעות פרונטאליות ועוד כ- 300 שעות פרויקט עצמאיות, בליווי מנהל פרויקט.

משך התוכנית
כ-11-12 חודשים מחולקת לשני סמסטרים:
סמסטר א: Board Design
סמסטר ב: Advanced Board Design (High Speed and FPGA design)
כל סמסטר כ6 חודשים.

תוכנות וסביבת הלימודים
התוכנות המובילות בתעשייה של חברות / Cadence / Allegro / Mentor Graphics העובדות בסביבת Windows לצורך עבודה על הפרויקטים ניתנת אפשרות להפעיל את כלי התכנות גם מהבית באמצעות קו אינטרנט רגיל.
אפשרות להתייעץ עם סגל מקצועי דרך הפורומים

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט Modern Board Design-12 months הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/modern-board-design-12-months/feed/ 0 Board Designer-6 months https://chiportal.co.il/board-designer-6-months/?utm_source=rss&utm_medium=rss&utm_campaign=board-designer-6-months https://chiportal.co.il/board-designer-6-months/#respond Fri, 25 Dec 2009 20:08:25 +0000 http://35.206.111.17/~mikep643/www.a85642-tmp.s743.upress.link/board-designer-6-months/ מטרת התוכנית -הקניית ניסיון ראשוני בפיתוח חומרה ובניהול עצמאי של פרויקט משלב התכנון עד לשלב בדיקות האבטיפוס -גישור על הפער בין הנלמד במוסדות האקדמיים לבין דרישות התעשייה בפיתוח מוצרים עכשוויים ועתידיים. -מיועדת למהנדסי אלקטרוניקה המעוננים רכישת ידע פרקטי תוך העמקת הידע התיאורי בפיתוח האלקטרוני. -לימוד, שימוש, התנסות ושליטה בכלים הנדרשים לפיתוח, ליישום משימות הפיתוח האלקטרוני. […]

הפוסט Board Designer-6 months הופיע לראשונה ב-Chiportal.

]]> מטרת התוכנית

-הקניית ניסיון ראשוני בפיתוח חומרה ובניהול עצמאי של פרויקט משלב התכנון עד לשלב בדיקות האבטיפוס
-גישור על הפער בין הנלמד במוסדות האקדמיים לבין דרישות התעשייה בפיתוח מוצרים עכשוויים ועתידיים.
-מיועדת למהנדסי אלקטרוניקה המעוננים רכישת ידע פרקטי תוך העמקת הידע התיאורי בפיתוח האלקטרוני.
-לימוד, שימוש, התנסות ושליטה בכלים הנדרשים לפיתוח, ליישום משימות הפיתוח האלקטרוני.
-התנסות בפיתוח פרויקט אמיתי במהלך ההכשרה המהווה תחליף לניסיון מקצועי של שנה-שנתיים, בהתאם לרמת ההשקעה של הלומד.
-תוכנית ייחודית המשלבת גם אימון אישי, פיתוח מנהיגות וניהול זמן כנדרש מאיש פיתוח בחברת הי-טק.

קהל היעד
מהנדסי אלקטרוניקה המעוניינים לעבוד ולהתקדם בתחום של מעגלים אלקטרוניים מודפסים.

מתכונת הלימודים
פעם בשבוע בערב ( בין שעות 17:30-22:00)
או בימי שישי (בין שעות 9:00-13:30).

משך הלימודים
כ-280 שעות אקדמיות מתוכן 130 שעות פרונטאליות ועוד כ- 150 שעות פרויקט עצמאיות, בליווי מנהל פרויקט. משך התוכנית כ-5-6 חודשים

תוכנות וסביבת הלימודים
התוכנות המובילות בתעשייה של חברות / Cadence / Allegro / Mentor Graphics העובדות בסביבת Windows לצורך עבודה על הפרויקטים ניתנת אפשרות להפעיל את כלי התכנות גם מהבית באמצעות קו אינטרנט רגיל.

מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם
{loadposition content-related}

.

הפוסט Board Designer-6 months הופיע לראשונה ב-Chiportal.

]]> https://chiportal.co.il/board-designer-6-months/feed/ 0