חברת קיידנס (Cadence) (נאסד״ק: CDNS) הכריזה על השקת ChipStack AI Super Agent, שאותו היא מציגה כארכיטקטורת agentic workflow ראשונה מסוגה לאוטומציה של תכנון ואימות שבבים בצד הלקוח (Front-End). לפי החברה, המערכת מספקת שיפור תפוקה של עד פי 10 במשימות כמו כתיבת קוד תכנון (RTL) וסביבות בדיקה (testbenches), יצירת תוכניות בדיקה, תכנון והרצה של רגרסיות, דיבוג ואף תיקון בעיות אוטומטי.

המהלך מגיע על רקע עומס הולך וגובר על צוותי פיתוח שבבים: קיידנס ציינה שהמערכת נועדה להתמודד עם “המורכבות והקנה־מידה” של שבבים מודרניים, ובדיווח נפרד הוזכר כי צוותים עשויים להשקיע עד כ־70% מזמנם בכתיבה ובבדיקה של קוד תכנון/אימות.

מה הוכרז

לפי קיידנס, ChipStack AI Super Agent פועל כ”שכבת תזמור” שמפעילה מספר סוכני-AI (“מהנדסים וירטואליים”) על גבי כלי ה-EDA של החברה. הוא משתלב ביכולות AI קיימות של קיידנס, שלדבריה שימשו ביותר מ־1,000 תהליכי tapeout עד היום, כולל פלטפורמת האימות Verisium, כלי האופטימיזציה Cerebrus®, ופלטפורמת הנתונים וה-AI JedAI.

אנירוד דבגאן, נשיא ומנכ״ל קיידנס, מסר כי מדובר ביישום ישיר של בינה מלאכותית אג׳נטית בזרימות העבודה של הלקוחות, כדי לשחרר מהנדסים בכירים מעבודות חוזרות ולאפשר להם להתמקד בחדשנות.

איך זה עובד בפועל

בדפי המוצר של קיידנס מוסבר כי אחד המרכיבים המרכזיים הוא “Mental Model”: שכבת ידע שמרכזת מפרטים, נתוני תכנון וארטיפקטים של אימות לכדי “מקור אמת” עבור הסוכנים השונים. סביב המודל הזה פועלים סוכנים ייעודיים למשימות כמו אופטימיזציית RTL, אימות פורמלי (כולל יצירה של תכנית אימות ו-SVA), יצירה/שדרוג של סביבת UVM, בדיקות יחידה ב-SystemVerilog, דיבוג אוטונומי וניתוח סיבת שורש, ואף סוכן “Signoff” שמזהה בעיות מבניות ומציע תיקונים.

קיידנס מציגה את המערכת כחלק מגישת Intelligent System Design, שמשלבת תזמור AI, סימולציה מבוססת-עקרונות ומחשוב מואץ.

פריסה ראשונית ותמיכה במודלים

החברה מסרה שהפתרון נמצא כבר בשלבי הטמעה מוקדמים אצל שחקנים מרכזיים, ובהם Altera, NVIDIA, Qualcomm ו-Tenstorrent. קיידנס כללה בהודעה גם ציטוטים של לקוחות: באלטֶרה ציינו צמצום משמעותי של מאמץ אימות, בחלק מהתחומים “בערך פי 10”; בטנסטורנט דווח על קיצור זמן אימות של עד פי 4 בהערכה שנמשכה שלושה חודשים על כמה בלוקים קריטיים.

מבחינת מודלים, קיידנס מציינת תמיכה גמישה גם בענן וגם בסביבה מקומית (On-Prem), כולל NVIDIA Nemotron (ביחד עם התאמה באמצעות NVIDIA NeMo) וכן מודלים בענן כגון OpenAI GPT. בנוסף, לפי קיידנס המוצר זמין כעת במסלול Early Access.ל

הפוסט קיידנס משיקה את ChipStack: סוכן AI לתכנון ואימות שבבים ומבטיחה עד פי 10 תפוקה הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence) הכריזה ב-21-01-2026 על Cadence Tensilica HiFi iQ DSP IP – ליבת DSP (רישוי IP לשילוב בתוך שבבי SoC) שמיועדת להרצת עומסי עבודה של בינה מלאכותית קולית ועיבוד אודיו מתקדם במכשירים כמו סמארטפונים, מערכות בידור ברכב ומוצרי בידור ביתי.

הליבה החדשה שייכת לדור השישי של משפחת Tensilica HiFi, וקיידנס מציגה אותה כמענה לגל שימושים שדורשים עיבוד “תמיד פועל” ובזמן אמת: זיהוי מילת השכמה, ביטול רעשים, עיבוד מרחבי של שמע, וזיהוי דיבור שמתחבר לשכבות הבנה לשונית (NLP) – תוך עמידה במגבלות צריכת הספק של מכשירי קצה.

המעבר של חלק גדול מהעיבוד מהענן למכשיר (“on-device”) נובע בעיקר משלושה לחצים הנדסיים: זמן תגובה קצר, חיסכון באנרגיה והפחתת תלות בקישוריות/ענן. בהקשר הזה, קיידנס טוענת שהעומסים החדשים של Voice AI ואודיו “חווייתי” מעלים את רף החישוב גם בשלב העיבוד של השמע עצמו (ולא רק במנועי ה-AI הכלליים).

בהשוואה ל-Tensilica HiFi 5s, קיידנס מצהירה על שיפור של פי 2 בביצועי עיבוד גולמיים, פי 8 בביצועי AI, וחיסכון של יותר מ-25% בצריכת אנרגיה “ברוב עומסי העבודה”, לצד יותר מ-40% שיפור בביצועים במספר מקודדי אודיו. חשוב לזכור: אלה נתוני יצרן, והם תלויים במימוש, בתדרים, בזיכרון ובפרופיל העומס.

קיידנס מדגישה גם תמיכה בפורמטים כמו FP8 ו-BF16 להרצת מודלי Voice AI מתקדמים, ושיפור ב-אוטו-וקטוריזציה כדי לצמצם צורך באופטימיזציה ידנית בקוד.

אינטגרציה למפתחי SoC ולשוק הרכב

לפי החברה, ה-HiFi iQ יכול להריץ גם SLMs וגם LLMs “על ה-DSP עצמו”, ובמידת הצורך לעבוד לצד מאיצים כמו Cadence Neo NPUs או NPU ייעודי של הלקוח. בנוסף נמסר על תאימות לכלים/סביבות כמו NeuroWeave SDK, ‏TensorFlow Lite for Micro (TFLM), ‏LiteRT ו-ExecuTorch.

נקודה מעניינת לשוק הרכב היא שה-IP מסומן כמיועד ל-ISO 26262 (בטיחות תפקודית) – יעד שעשוי לפתוח דלת לשימושים קריטיים יותר בתוך מערכות רכב, מעבר לאינפוטיינמנט.

זמינות

קיידנס מציינת זמינות ל“לקוחות מובילים ושותפים” ברבעון הראשון של 2026, וזמינות כללית ברבעון שאחריו.

הפוסט קיידנס הכריזה על IP המיועד לבינה מלאכותית קולית במכשירי קצה הופיע לראשונה ב-Chiportal.

קיידנס (Cadence) הכריזה על אקוסיסטם חדש בשם Chiplet Spec-to-Packaged Parts – תהליך עבודה שמתחיל במפרט ומסתיים ב״חלקים ארוזים״ של צ׳יפלטים, במטרה לצמצם מורכבות הנדסית ולהאיץ זמן הגעה לשוק עבור לקוחות שמפתחים מערכות מבוססות צ׳יפלטים ליישומי בינה מלאכותית פיזית, מרכזי נתונים וחישוב עתיר־ביצועים (HPC). לפי החברה, האקוסיסטם מתבסס על שילוב של תכנון SoC, אוטומציה מונחת־מפרט, סטנדרטים לקישוריות die-to-die ומערך שותפים שיספקו רכיבי IP “מאומתים מראש” כדי להקטין סיכון בפרויקטים מורכבים.

בין שותפי ה-IP הראשונים שנכללים באקוסיסטם מציינת קיידנס את Arm, Arteris, eMemory, M31 Technology, Silicon Creations ו-Trilinear Technologies, לצד שותפת אנליזת הסיליקון proteanTecs. המיקוד הוא לא רק בכלי תכנון, אלא גם ביכולת “לחבר” צ׳יפלטים ממקורות שונים לארכיטקטורה אחת, תוך שמירה על תאימות תקנים והבטחת יכולת פעולה הדדית (interoperability).

למה צ׳יפלטים הפכו למילת מפתח ב-AI וב-HPC

במקום שבב יחיד עצום, ארכיטקטורות Multi-die וצ׳יפלטים מחלקות מערכת לשבבים קטנים יותר – למשל חישוב, קישוריות I/O, זיכרון או מאיצים ייעודיים – שמרכיבים יחד במארז מתקדם. השיטה הזו אמורה לאפשר גמישות בתכנון, שדרוג רכיבים בלי לתכנן הכול מחדש, ולעיתים גם שיפור בתפוקה (yield) ובהיבטי עלות, במיוחד כשמורכבות התהליך והמסכות עולה.

בהודעה נמסר כי דיוויד גלסקו (David Glasco), סגן נשיא בקבוצת הפתרונות החישוביים בקיידנס, הגדיר את המהלך כנקודת ציון בדרך שבה התעשייה בונה מערכות: “ארכיטקטורות Multi-die וארכיטקטורות מבוססות צ׳יפלט הופכות להיות יותר ויותר קריטיות… עם העלייה במורכבות תהליכי הפיתוח”, וציין שהרעיון הוא לספק ללקוחות נתיב אימוץ “בסיכון נמוך” באמצעות IP משולב ומאומת מראש בתוך אקוסיסטם שותפים.

אב־טיפוס סיליקון עם Samsung Foundry ותת־מערכת Arm Zena

כדי להפוך את ההבטחה לפרקטיקה, קיידנס הודיעה על שיתוף פעולה עם Samsung Foundry לייצור הדגמת אב־טיפוס מבוסס סיליקון של פלטפורמת Physical AI chiplet® של החברה. לפי ההודעה, ההדגמה תשלב מראש רכיבי IP של שותפים ותיבנה בתהליך SF5A של Samsung Foundry.

במקביל, קיידנס ו-Arm מרחיבות שיתוף פעולה ותשלבנה את תת־המערכת Arm® Zena Compute Subsystem (CSS) ונכסי IP נוספים כדי לחזק את פלטפורמת הצ׳יפלט ואת ה-Chiplet Framework. בחברה מציגים את Zena CSS כרכיב שיכול להתאים במיוחד לדרישות של edge AI “תובעני” – כלי רכב, רובוטיקה ורחפנים – שבהם ביצועים, יעילות אנרגטית ואמינות הם תנאי סף, ולא בונוס.

בהודעה מצוטט סוראז׳ גז׳נדרה (Suraj Gajendra), סגן נשיא מוצרים ופתרונות ביחידת “בינה מלאכותית פיזית” ב-Arm, שאמר כי העלייה בדרישות החישוביות ברכב וברובוטיקה מחייבת פתרונות סקלביליים עם יעילות גבוהה ואבטחה פונקציונלית כבר משלב התכנון, וכי שילוב Zena CSS בפלטפורמת קיידנס נועד “להאיץ את אימוץ הצ׳יפלט” ולהפחית את מורכבות הפיתוח.

גם סמסונג הדגישה את הזווית התעשייתית: טאיז׳ונג סונג (Taejoong Song), סגן נשיא לתכנון טכנולוגיית פאונדרי ב-Samsung Electronics, אמר כי השותפות אמורה “להמחיש” את המיצוב של SF5A ולסייע ללקוחות לבנות נתיבים אמינים לפתרונות סיליקון חדשניים ליישומי בינה מלאכותית פיזיים, כולל תכנון מתקדם לעולם הרכב.

סטנדרטים וכלי EDA: החיבור בין תכנון, אימות ואריזה

קיידנס מציגה את האקוסיסטם כתהליך end-to-end שמחבר בין אוטומציה מונחת־מפרט לבין זרימת EDA מלאה: סימולציה עם Xcelium Logic Simulation, אמולציה עם Palladium® Z3 Enterprise Emulation Platform, ותכנון פיזי עם משוב בזמן אמת שמכוון את שלבי ה-place-and-route כדי לקצר סבבי איטרציה.

במישור התקינה והקישוריות, ההודעה מדגישה תאימות לגישות מערכתיות של Arm ולכיוון עתידי של OCP Foundational Chiplet System, לצד שימוש ב-UCIe (Universal Chiplet Interconnect Express) של קיידנס לקישוריות die-to-die לפי תקן תעשייתי. במקביל מצוין “פורטפוליו פרוטוקולים” שמיועד להאיץ אינטגרציה של ממשקים מתקדמים, בהם LPDDR6/5X, DDR5-MRDIMM, PCI Express 7.0 ו-HBM4.

בשורה התחתונה, המסר של קיידנס הוא שהאתגר בצ׳יפלטים כבר לא רק “להנדס את החתיכות”, אלא לנהל אקוסיסטם שלם: לבחור IP, לוודא תאימות תקנים, לאמת בזמן סביר, ולהגיע לאריזה מתקדמת בלי ליפול על תקלות אינטגרציה בשלב מאוחר. אם המודל של “ממפרט עד אריזה” אכן יצליח להפוך חלק גדול מההחלטות והבדיקות לנתיב מוגדר מראש – הוא יכול לקצר פרויקטים ולהקטין אי־ודאות, בעיקר בשוק שבו חלונות הזדמנות ב-AI וב-HPC מתקצרים.

הפוסט המרוץ לשבבי בינה מלאכותית: קיידנס מציגה אקוסיסטם צ׳יפלטים “ממפרט ועד אריזה” עם סמסונג Foundry ו-Arm הופיע לראשונה ב-Chiportal.

בהרצאה טכנית שנשא נציג קיידנס במסגרת כנס 2025 TSMC Europe Open Innovation Platform (OIP) Ecosystem Forum, שהתקיים בשבוע שעבר באמסטרדם, הציגה החברה את דור זרימות התכנון החדש שלה לתהליך A16 של TSMC. לדבריו, כדי לעמוד בדרישות הביצועים, הצפיפות והאמינות של צמתי A16 ו-2 ננומטר, אין די בשיפור נקודתי של כלים – נדרש שילוב הדוק בין מיקום, ניתוב, אופטימיזציה, אנליזה תרמית ואימות פיזיקלי, כולל תמיכה מלאה במימוש הספק וקלוק בגב השבב (Backside) ובשימוש מערכתי ב-AI.

נקודת המוצא היא ספריות ה-Nanoflex של TSMC: תאי סטנדרט בגבהים שונים, מחלקות VT שונות ורמות שונות של צריכת הספק וביצועים. הגיוון הזה מעניק למתכננים גמישות רבה, אך מייצר אתגר גדול ל-EDA: אי אפשר עוד "לזרוק" תאים לרשת מיקום אחידה, מפני שלכל תא חוקים משלו, גובה ותתי-שילובים מותרים. ב-A16, הסביר נציג קיידנס, בחירת התא אינה רק שאלה של דרייב או דלף, אלא גם של חוקי מיקום – אחרת הצפיפות נפגעת בצורה משמעותית. ב-Innovus מנועי המיקום, הניתוב והאופטימיזציה משולבים כך שכל החלפת תא נעשית תוך מודעות למגבלות המיקום והניתוב המקומיות, וגם תעדיף לעיתים תא מעט גדול יותר אם ניתן ללגלז אותו באופן מקומי, כדי לשמור על פריסה צפופה וחוקית.

כדי להתמודד עם מורכבות חוקי התהליך, שילבה קיידנס עוזר בינה מלאכותית בתוך Innovus. מהנדס יכול לתאר בשפה טבעית, ברמה גבוהה, את רשת ההספק והקרקע שהוא מעוניין בה, וה-AI מייצר אוטומטית את קוד ה-Tcl וההגדרות המפורטות, בהתאם לכללי ה-PDK. כך ניתן להכניס רשתות הספק מורכבות בלי לשלוט בכל פרט של חוקי הגיאומטריה, ולהקטין את הסיכון לטעויות ידניות.

אחת ההשקעות הגדולות ל-A16 היא ב-Early Detailed Routing – ניתוב מפורט מוקדם. בעבר הסתפקו בגלובל רוטינג מהיר, אחריו חלוקת מסלולים לנתיבים ולבסוף ניתוב מפורט. בתהליכים המתקדמים, אמר הדובר, הדיוק של הניתוב המפורט נדרש כבר בשלבי האופטימיזציה הראשונים. קיידנס פיתחה מנוע ניתוב מפורט אינקרמנטלי מהיר במיוחד, המשולב כבר בשלב המוקדם, ו-TSMC מגדירה אותו כחלק ברירת המחדל ב-Reference Flow של A16. כך מקבלים מוקדם תמונה אמיתית של גישת פינים, צפיפות ניתוב וסיכוני צווארי בקבוק, ומפחיתים הפתעות בסוף הזרימה.

גם תחום האקסטרקציה עודכן. כלי האקסטרקציה Quantus, המשולב ב-Innovus, יודע לשלב בין מודל 2.5D מהיר המסוגל לחלץ פרזיטים למיליוני רשתות בשעה, לבין אקסטרקציה תלת-ממדית מדויקת לרשתות קריטיות כמו רשתות שעון או ממשקי DDR. אלגוריתמי למידת מכונה בוחרים אוטומטית אילו רשתות דורשות דיוק 3D ואילו יכולות להסתפק ב-2.5D, כדי לשמור על איזון בין דיוק לקצב ריצה – דבר שנעשה קריטי בצמתי A16.

ממד מרכזי נוסף הוא ניתוח תרמי. מנוע האנליזה התרמית Celsius מזין נתוני טמפרטורה ל-Quantus ולאמצעי ניתוח ההספק וה-IR של Voltus, וגם לכלי תזמון Tempus, כך שאקסטרקציה, IR-Drop וסטטיק טיימינג נעשים "מודעי טמפרטורה". מעבר לניתוח סגירה, אותם מנועים מחוברים גם ל-Innovus בזמן המימוש: כאשר מתגלה "Hot Spot" תרמי, מנוע המיקום יכול לפזר תאים, לשנות Floorplan או לרווח בלוקים פעילים במיוחד. כך התכנון הופך מתרמית-אנליטית בלבד לתרמית-אקטיבית – המטפלת בבעיות חום כבר במימוש, ולא רק בשלב הסופי.

על רקע מספרי הספריות, גובהי התאים וקומבינציות ה-Layer Stack בתהליך A16, עולה גם השאלה מהו השילוב האופטימלי לכל תכן. כאן נכנסת הבינה המלאכותית של Cerebrus: בגרסת הבלוק המערכת מריצה סדרות ניסויים אוטומטיים עם ספריות בגבהים שונים, Stackים שונים ויעדי PPA שונים, ומאתרת את השילוב המתאים לכל בלוק. ב-Cerebrus AI Studio, זרימת "סוכנים" היררכית, ה-AI מתכנן גם את ה-SoC כולו: סוכן לתכנון ראשוני ו-Floorplan עליון, סוכן ליישום הבלוקים וסוכן סגירה שעוסק ב-Timing Sign-off וב-ECO ברמת המערכת.

החידוש הדרמטי ביותר שתואר בהרצאה הוא זרימת המימוש בגב השבב (Backside Implementation) עם טכנולוגיית Super Power Rail. היום, רשתות ההספק העליונות ב-Frontside צריכות לרדת דרך "עמודי ויאס" עד לתאי הסטנדרט, מה שיוצר נפילות מתח והתנגשויות עם ניתוב האותות. בגישה החדשה, מסילות ההספק מועברות לשכבות ייעודיות בגב השבב, המזינות את התאים דרך המצע. כך ה-Frontside נשאר כמעט חופשי לאותות בלבד, הקונז’שן יורד ו-IR-Drop מצטמצם. TSMC מאפשרת גם העברת אותות שעון דרך גב השבב – למשל עצי H-Tree גלובליים – ולהתחבר קדימה לתאי Buffer מיוחדים בעלי פינים בשני הצדדים. רשתות אות ארוכות יכולות "לצלול" לגב השבב, לעבור מרחק רב בשכבות בעלות פרזיטים נמוכים ואז לחזור קדימה לנקודת היעד.

המעבר לזרימה תלת-ממדית אמיתית חייב לא רק מנוע ניתוב חדש ל-Backside, אלא גם עדכון בכל שרשרת האימות: אקסטרקציה, ניתוח IR, תזמון סטטי ואימות פיזיקלי. קיידנס ו-TSMC שיתפו פעולה כדי שזרימת ה-Super Power Rail ל-A16 תהיה מלאה ומוסמכת, וכיום ניתן לתכנן איתה באופן שוטף. בשלב הסופי נכנס לתמונה מנוע האימות הפיזיקלי Pegasus, הפועל במערך מבוזר על אלפי ליבות. הדובר הדגיש כי בתכן A16 אין מקום להמתין לסוף הזרימה כדי להפעיל כלי Sign-off: Pegasus In-Design מאפשר להכניס Fill, לבדוק חוקי מיקום ותשתיות הספק כבר בזמן המימוש, לזהות בעיות מוקדם ולחסוך סבבי ECO מאוחרים ויקרים.

לדבריו, כל הזרימה – מבחירת תאים דרך ניתוב מפורט מוקדם, ניתוח תרמי ועד מימוש גב-שבב – מוסמכת על ידי TSMC עבור תהליך A16 וזמינה כבר היום ללקוחות. המסר המרכזי למתכננים שיצאו מאולם ההרצאות באמסטרדם: בעידן A16 אי אפשר עוד להפריד בין מיקום, ניתוב, אופטימיזציה ואימות. יש צורך בזרימה משולבת, מונעת AI, שמטפלת בצפיפות, בהספק, בתזמון ובחום בו-זמנית – ובשני צדי הסיליקון.

הפוסט קיידנס הציגה בכנס TSMC באמסטרדם: זרימת תכנון חדשה ל-A16 עם הספק בגב השבב ו-AI מובנה הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence, נאסד"ק: CDNS), אחת מספקיות ה-EDA וה-IP הגדולות בעולם, הודיעה כי השלימה את רכישת חברת ה-cyber-security הצרפתית Secure-IC, המתמחה באבטחה משובצת (embedded security) למערכות על גבי שבב (SoC) ולמכשירים מחוברים. סכום הרכישה לא פורסם, אך קיידנס ציינה כי מדובר בעסקה שלא תשפיע מהותית על הכנסותיה ורווחיה בטווח הקצר.

על פי ההודעה, Secure-IC תהפוך לישות האבטחה הייעודית בתוך קיידנס ותוסיף לפורטפוליו החברה קניין רוחני (IP) לחומרת אבטחה, פתרונות תוכנה, וכלי בדיקת עמידות והערכות סיכון המיועדים לשלב התכנון, הייצור וההטמעה של שבבים ומערכות אלקטרוניות. האיחוד בין מנועי התכנון של קיידנס לבין יכולות האבטחה של Secure-IC נועד לספק ללקוחות פתרון "מ-chip ועד מערכת" – שבו האבטחה מובנית מעיצוב השבב ועד שירותי הענן שמנהלים את המוצר לאורך חייו.

Secure-IC, שהוקמה ב-2010 ומרכזה בעיר רן (Rennes) בצרפת, מתמקדת באבטחת מערכות משובצות ומכשירים מחוברים מפני מתקפות חומרה ותוכנה. היא מספקת IP לחומרת אבטחה (למשל root of trust, PUF, מודולי קריפטוגרפיה ואנטי-טמפר), רכיבי אבטחה משולבים (Secure Elements) ופלטפורמות בדיקה המאפשרות ללקוחות לבצע ניתוח תעלות צד, הזרקת תקלות וסוגי תקיפה פיזיים נוספים על שבבים ומערכות.(Secure-IC)

החברה בולטת גם בצד השירותים: היא מציעה ליצרנים ליווי בתהליכי הסמכה לפי תקנים כמו Common Criteria ו-EMV, שירותי "מעבדת תקיפה" לבדיקת שבבים, והדרכות וייעוץ ליישום אבטחה לאורך כל מחזור החיים של המוצר – משלב התכנון ועד הפעלה בענן.

מנקודת מבט של קיידנס, העסקה מחזקת מגמה קיימת: מעבר מתפקיד של ספקית כלי תכנון בלבד לספקית "פתרונות מערכת" – הכוללים גם בלוקים של IP, גם כלי סימולציה ואנליזה, וגם כעת שכבת אבטחה עמוקה ברמת החומרה. בשנים האחרונות החברה בנתה פורטפוליו IP רחב בתחומים כמו ממשקים מהירים, זיכרונות, DSP ו-AI-on-chip; שילוב Secure-IC מוסיף נדבך קריטי – אבטחה ברמת השבב, המתוכננת מראש כחלק מהארכיטקטורה.(cadence.com)

השוק שמושך את כולם: רכב, IoT, חלל ותשתיות

המהלך משתלב גם באסטרטגיית ה-AI של קיידנס, שמקדמת "chip-to-system design" – שימוש בבינה מלאכותית ותאומים דיגיטליים כדי לייעל תכנון שבבים, מארזים ומערכות שלמות. כאשר יותר ויותר פונקציות בקרה, אוטונומיה ו-IoT נשענות על שבבים חכמים, אבטחה הופכת לדרישה בסיסית, לא תוספת. יכולת להכניס בלוקי אבטחה מאומתים ישירות מסט הכלים של קיידנס, ולהמשיך לבדוק אותם ברמת המערכת, היא יתרון תחרותי ברור מול מתחרות כמו Synopsys ואחרות.(cadence.com)

הביקוש לפתרונות אבטחה משובצים מגיע מכמה שווקים שהפכו לרגישים במיוחד: תעשיית הרכב (כולל תקנות כמו UN R155 ו-R156), מרכזי נתונים ו-edge, מערכות חלל וביטחון, רשתות חשמל "חכמות", ציוד תקשורת ו-IoT תעשייתי. בכל אחד מהתחומים הללו, פריצה לשבב או למודול תקשורת עלולה לשתק מערכות שלמות וליצור נזק פיזי וכלכלי – ולכן לקוחות דורשים יותר ויותר אבטחה "by design" ולא כתיקון בדיעבד בתוכנה. Secure-IC כבר פועלת בשווקים אלה, והחיבור לקיידנס אמור להרחיב את הפריסה ואת היכולת לספק פתרון מלא – תכנון, IP, בדיקות והסמכות.(Secure-IC)

מה המשמעות לתעשייה?

מבחינה רחבה יותר, העסקה משקפת מגמה שבה גבולות בין "עולם השבבים" ל"עולם הסייבר" מיטשטשים. אם בעבר אבטחה נחשבה רובד תוכנה, היום ברור שבלי שכבת חומרה חזקה – root of trust, מנגנוני הגנה פיזיים ויכולת בדיקה מתקדמת – קשה לעמוד ברמת האיומים הקיימת. רכישת Secure-IC ממקמת את קיידנס בשורה הראשונה של ספקי פתרונות אבטחה משולבים, ומאותתת שגם בתכנון שבבים עצמם, אבטחה תהפוך לרכיב מובנה, לא רק לאוסף ספריות קריפטוגרפיות שנוספות בשלב מאוחר.

בינתיים, קיידנס מדגישה כלפי המשקיעים שהעסקה אמנם איננה "גדולה" במונחי הכנסות מיידיות, אך משתלבת בתמונה האסטרטגית ארוכת הטווח: בניית פלטפורמה שמחברת בין תכנון, סימולציה, IP, AI ואבטחה – ומאפשרת ללקוחות לתכנן מערכות מורכבות יותר, מהר יותר, תוך עמידה בסטנדרטים רגולטוריים הולכים ומחמירים.(נסדאק)

הפוסט קיידנס רוכשת את Secure-IC ומחברת בין עולמות השבבים והסייבר הופיע לראשונה ב-Chiportal.

Cadence מודיעה על התקדמות חשובה בתכנון אוטומציית שבבים ורכיבי IP, הודות לשיתוף הפעולה המתמשך שלה עם TSMC לפיתוח תשתיות תכנון מתקדמות והאצת זמן ההגעה לשוק, עבור יישומי לקוח מבוססי בינה מלאכותית (AI) ו-HPC. שיתוף הפעולה הצמוד וארוך השנים בין Cadence ו-TSMC על פני כל הספקטרום, החל ב-EDA (אוטומציית תכנון אלקטרוני) מונע בינה מלאכותית, דרך טכנולוגיות 3D-IC (מספר שבבים באריזה יחידה בשלושה ממדים) וכלה ברכיבי IP ופוטוניקה, הוא שמאפשר ייצור של המוליכים-למחצה המתקדמים ביותר בעולם.

Cadence ו-TSMC עבדו יחד על תשתיות עיצוב עבור טכנולוגיות תהליכים מתקדמות, כולל N2, N3 A16^TM ו-A14^TM של TSMC, המבוססות על מערכות דוגמת Cadence^® Innovus Implementation, Quantus Extraction Solution ו-Quantus Field Solver, Tempus Timing Solution לרבות ECO Option, מערכת Pegasus Verification, Liberate Characterization Portfolio, Voltus IC Power Integrity Solution, Genus Synthesis Solution, Virtuoso^® Studio   ופלטפורמת Spectre^® Simulation.  תהליכי העבודה משולבי AI של Cadence לתכנון השבבים ועבור 3D-IC זמינות כעת עבור טכנולוגיות N2, N3 ו- A16^TMשל TSMC, כמו גם עבור תכונות חדשות בייצור אריזות מתקדמות 3DFabric. כמו כן, Cadence משתפת פעולה עם TSMC בפיתוח EDA עבור תהליך A14 של TSMC, כשה-PDK (חבילת קבצי התכנון) הראשון שלה צפוי לצאת לשוק בהמשך השנה. בנוסף, כמה רכיבי IP של Cadence  כבר מוכנים לשימוש מסחרי (Silicon Proven) וזמינים עבור תהליכי ייצור בטכנולוגיית N3P של TSMC.

צ'ין-צ'י טנג, סמנכ"ל בכיר ומנכ"ל קבוצת Digital and Signoff ב- :Cadence"Cadence ו-TSMC ממשיכות להיות מחויבות להאצת ושיפור תהליכי התכנון של שבבי סיליקון מתקדמים עבור לקוחותינו. אנו מסייעים למתכננים לפתח את הדור-הבא בבינה מלאכותית ו-HPC באמצעות תמיכה בטכנולוגיות המובילות של TSMC על ידי תכונות בינה מלאכותית, רכיבי IP ואף מעבר לכך".

אביק סארקאר, מנהל אגף ניהול אקוסיסטם ושותפויות ב-TSMC: " TSMCיחד עם שותפינו בתחום ה- Open Innovation Platform)^–  OIP) כדוגמת Cadence, מתמודדת עם כמה מהאתגרים המורכבים ביותר בפיתוח שבבים, במטרה להביא לביצועים ויעילות אנרגטית גבוהים יותר במערכות מבוססות בינה מלאכותית. השותפות ארוכת-השנים בינינו ממשיכה ומאפשרת ללקוחותינו המשותפים להאיץ את הדרך לסיליקון במקביל לכך שהיא מביאה להתרחבות מהירה של טכנולוגיות בינה מלאכותית".

פתרונות תכנון מבוססי-AI של צ'יפים לטכנולוגיות תהליכים מתקדמות של TSMC

Cadence ו-TSMC חברו יחד לפיתוח פתרונות תכנון מבוססי AI עבור לקוחותיהם, המאפשרים פיתוח שבבים עם אופטימיזציית הספק, ביצועים ושטח (PPA) מיטבית, בטכנולוגיית N2 של TSMC. במסגרת תהליך התכנון הדיגיטלי המלא של Cadence, הפעילה TSMC את Cadence JedAI Solution, את טכנולוגיית היישומים מבוססת הבינה המלאכותית של Cadence – Cerebrus® Intelligent Chip Explorer, לרבות תכונות לשיפור התפוקה המונעות על ידי עוזר הבינה המלאכותית Innovus+. כמו כן, ביצעה ולידציה של תכונות מבוססות-AI נוספות, כגון סיוע אוטומטי בתיקון הפרות של כללי התכנון (DRC), מה שמאפשר השלמה מהירה יותר ויעילות גבוהה יותר בפיתוח שבבי AI באמצעות טכנולוגיית N2 של TSMC.

הגברת התפוקה של תכנון מבוסס טכנולוגיית 3D-IC

פתרונות 3D-IC של Cadence מספקים תמיכה מקיפה לפתרונות האריזה המתקדמים ולתצורת שבבים במערום (die stacking) במסגרת טכנולוגיית 3DFabric של TSMC. החידושים האחרונים כוללים יכולות אוטומציה עבור חיבורי bump, יישומים וניתוח פיזיים של מספר צ'יפלטים במקביל והוספה חכמה של סמני יישור. יישום ה-AI של Cadence, Clarity 3D Solver ופלטפורמת Sigrity X בשילוב עם Optimality Intelligent System Explorer מאפשר ביצוע אוטומציה לניתוח ואופטימיזציה של SI/IP ברמת המערכת, המבוסס על 3Dblox. לקוחות המשתמשים בזרימת ייחוס בעל אורכי-גל מרובים של המנוע האוניברסלי הפוטוני והקומפקטי מבית  TSMC (TSMC-COUPE) יכולים להפעיל את Virtuoso Studio עם Celsius Thermal Solver, לרבות משפר התפוקה שפיתחו TSMC ו-Cadence, הכולל טכניקות מתקדמות של סימולציה תרמית, המפחיתות את הסיכון לירידה בביצועים החשמליים והפוטוניים.

רכיבי IP פורצי-דרך עם טכנולוגיית N3P של TSMC

Cadence ממשיכה להוביל חדשנות בתחום ה-AI וה-HPC באמצעות מתן פתרונות IP מתקדמים מוכנים לשימוש מסחרי (Silicon-Proven) בטכנולוגיות התהליכים המתקדמות של TSMC, כולל טכנולוגיית N3P ותומכת בלקוחות בבניית מערכות מהירות, יעילות וסקלביליות יותר. רכיבי ה-IP של Cadence מאפשרים תשתית מבוססת-AI על ידי מתן מענה לצורכי רוחב-פס וזיכרון של מודלים מהדור-הבא בתחום ה-AI LLM, Agentic AI ועומסים חישוביים כבדים נוספים. ה-IP החדש של Cadence בטכנולוגיית N3P כולל את ה-HBM4 הראשון ב-N3P, ממשקי זיכרון מהירים כמו LPDDR6/5X במהירות 14.4G, ו-DDR5 MRDIMM Gen2 IP במהירות 12.8G, המספקים ללקוחות מגוון רחב של אפשרויות להתמודדות עם בעיית "קיר הזיכרון" המגבילה מערכות חישוב מבוססות-AI. בנוסף, Cadence מובילה גם בתחום הקישוריות עם IP של PCI Express® (PCIe®) 7.0 המגיעה למהירות של 128GT/s ול-224G SerDes עבור תשתיות AI, וכן ה-eUSB2V2 הראשון וה-IP של Universal Chiplet Interconnect (UCIe) במהירות 32G, התומכים באקוסיסטמים המתפתחים של AI PC ושל צ'יפלטים, ומדגימים את מחויבותה של Cadence לקידום פתרונות חסכוניים באנרגיה וסקלביליים עבור עומסי העבודה של העתיד.יחד, Cadence, TSMC והאקוסיסטם של OIP מאפשרים את הנעת מחזור העל של הבינה המלאכותית קדימה דרך ייעול מסע הלקוח משלב התכנון ועד הסיליקון, מה שמביא את לקוחותיהם להגברת תפוקת התכנון והייעול האנרגטי.

הפוסט Cadence ו TSMC-חושפות פתרונות חדשים למערכות AI עתירות חישוב הופיע לראשונה ב-Chiportal.

Cadence (נאסד"ק: CDNS) הכריזה על פריצת דרך משמעותית בתחום ניתוח ההספק של עיצוב רכיבים טרום-סיליקון, הודות לשיתוף הפעולה ההדוק עם NVIDIA. באמצעות מינוף היכולות המתקדמות של Palladium Z3 – פלטפורמת האמולציה העסקית של Cadence, תוך שימוש באפליקציית Cadence Dynamic Power Analysis (DPA) החדשה, הצליחו Cadence ו-NVIDIA להשיג את מה שנחשב בעבר כבלתי אפשרי: ניתוח הספק דינמי בחומרה עבור עיצובים מבוססי-AI בהיקף של מיליארד שערים לוגיים, תוך הרצת סימולציה של מיליארדי מחזורים בפרק זמן של שעות ספורות וברמת דיוק של עד 97 אחוז. אבן דרך זו מאפשרת למפתחי שבבים ומערכות הפועלים בתחומי הבינה המלאכותית (AI), למידת מכונה (ML) ויישומים מואצי-GPU לתכנן מערכות חסכוניות יותר באנרגיה ולהאיץ את זמן ההגעה שלהן לשוק.

המורכבות העצומה והדרישות החישוביות של השבבים והמערכות המתקדמים ביותר כיום מציבים אתגר משמעותי למהנדסים, שעד כה לא הצליחו לחזות באופן מדויק את צריכת ההספק של העיצובים בתנאי שימוש אמיתיים. כלי ניתוח הספק מסורתיים אינם מסוגלים להתרחב אל מעבר לכמה מאות אלפי מחזורים מבלי שידרשו זמני הרצה שאינם מעשיים. שיתוף הפעולה ההדוק עם NVIDIA, הביא לכך ש-Cadence גברה על אתגרים אלה באמצעות האצת כוח מבוססת חומרה וחדשנות בעיבוד מקבילי, המאפשרים רמת דיוק שלא התאפשרה בעבר, על פני מיליארדי מחזורים, כבר בשלבי התכנון המוקדמים.

"Cadence ו-NVIDIA בונות על ההיסטוריה הארוכה שלנו של הצגת טכנולוגיות טרנספורמטיביות שפותחו באמצעות שיתוף פעולה עמוק", אמר דהיראג' גוסוואמי (Dhiraj Goswami), סגן נשיא תאגידי ב-Cadence "פרויקט זה הגדיר מחדש גבולות, ומעבד מיליארדי מחזורים תוך שעתיים-שלוש בלבד. זה מאפשר ללקוחות לעמוד בביטחון ביעדי ביצועים וכוח תחרותיים ולהאיץ את זמן המעבר שלהם לסיליקון".

נרנדרה קונדה ((Narendra Konda, סמנכ"ל הנדסת חומרה ב-NVIDIA: "כעת ש-Agentic AI ותשתיות AI מתפתחות במהירות, מהנדסים זקוקים לכלים מתקדמים שיאפשרו להם לתכנן פתרונות חסכוניים יותר באנרגיה. באמצעות השילוב בין מומחיות המחשוב המואץ של NVIDIA לבין המובילות של Cadence בתחום ה-EDA, אנו מקדמים שיפור מהירות באמצעות חומרה כדי להביא ליעילות גבוהה יותר בפלטפורמות מחשוב מואץ."

פלטפורמת Palladium Z3 משתמשת באפליקציית ניתוח הספק (DPA) כדי להעריך במדויק את צריכת ההספק תחת עומסי עבודה בעולם האמיתי, ובכך מאשפרת אימות פונקציונליות, צריכת הספק וביצועים עוד לפני שלב ה-Tapeout (מעבר מקבצי התכנון הסופיים לייצור בפועל), כאשר עדיין ניתן לשנות את התכנון. שימוש במידול הספק בשלבי התכנון המוקדמים מועיל במיוחד ביישומי בינה מלאכותית (AI), למידת מכונה (ML) ויישומים מואצי-GPU, שכן הוא משפר את היעילות האנרגטית ומסייע למנוע עיכובים הנובעים מתכנון יתר או חסר של שבבים. Palladium DPA משולב בתוך פתרון הניתוח והיישום של Cadence ומאפשר למהנדסים לטפל בהערכה, הפחתה ואישור צריכת ההספק לאורך כל תהליך התכנון, מה שמפיק את העיצוב היעיל ביותר ברמת שבב הסיליקון והמערכת כולה.

הפוסט Cadence ו-NVIDIA הופכות את ניתוח ההספק ב-AI לעניין של שעות – לא שבועות הופיע לראשונה ב-Chiportal.

חברת קיידנס (Cadence Design Systems) הודיעה כי תחתום על הסדר טיעון עם מחלקת המשפטים של ארצות הברית, במסגרתו תשלם מעל 140 מיליון דולר. הסכום כולל קנס פלילי, חילוט נכסים וקנס אזרחי ממשרד המסחר האמריקני. ההסדר נחתם לאחר חקירה שנמשכה מעל ארבע שנים.

על פי כתב האישום, קיידנס מכרה בין השנים 2015 ל־2020 את כלי התכנון האלקטרוניים שלה דרך חברת קש (CSCC), שהייתה למעשה כיסוי לאוניברסיטה הלאומית לטכנולוגיית הגנה של סין (NUDT). אוניברסיטה זו מופיעה ברשימת הישות המוגבלת של משרד המסחר האמריקני מאז 2015 בשל חלקה בפיתוח מחשבי־על לסימולציות צבאיות, כולל דימוי של פיצוצים גרעיניים.

עוד עולה מהמסמכים כי עובדים בסניף של קיידנס בסין היו מודעים לכך ש־CSCC היא למעשה שם נוסף ל־NUDT. בנוסף, החברה סיפקה את אותם כלים גם לחברת Phytium, שנחשבת לקרובה ל־NUDT, ללא רישיון מתאים.

קיידנס הודתה בקנוניה להפרת תקנות הפיקוח על הייצוא. במסגרת ההסכם תעמוד החברה בפיקוח של שלוש שנים, שבמהלכן תיאלץ לעמוד בתנאי ההסדר ולא לעבור עבירות נוספות.

חרף הגילויים, מניית קיידנס זינקה ב־6.5% לאחר פרסום ההסכם ודוחותיה הרבעוניים. החברה ציינה כי היא "מרוצה מהסדר שהושג עם משרד המשפטים ומשרד המסחר".

קיידנס, שמשרדיה הראשיים בסן חוזה, קליפורניה, מספקת כלי תכנון ליצרניות שבבים מובילות, כולל אנבידיה, קוואלקום ואינטל. מנכ"ל אינטל הנוכחי, ליפ בו טאן, שימש כמנכ"ל קיידנס בתקופה שבה בוצעו המכירות – מ־2008 ועד דצמבר 2021 – ולאחר מכן כיהן כיו"ר עד מאי 2023.

בשנת 2024, 12% מהכנסות קיידנס הגיעו משוק סין – ירידה מ־17% בשנה שלפניה – על רקע הגבלות רגולטוריות והחרפה ביחסים בין וושינגטון לבייג'ינג. החקירה נפתחה לאחר שקיידנס קיבלה צווי זימון ממשרד המסחר (ב־2021) וממשרד המשפטים (ב־2023) בנוגע למכירות ללקוחות בסין.

הפרשה נחשבת לאות לכך שהממשל האמריקני ממשיך באכיפת מגבלות הייצוא לטכנולוגיה אסטרטגית מול סין, גם במקביל לניסיונות חידוש הדיאלוג הכלכלי בין המדינות.

הפוסט קיידנס תודה באשמה ותשלם 140 מיליון דולר בגין מכירת טכנולוגיית שבבים לסין הופיע לראשונה ב-Chiportal.

שוק ה-AI מתפתח בקצב מסחרר, אולם תחומים כמו רכב, תעופה ורפואה ניצבים בפני אתגר ייחודי: מערכות החומרה חייבות לספק מענה ל-15 שנות שירות ויותר, בעוד שדרישות ה-AI וקצב ההתפתחות הטכנולוגי אינם נעצרים. התשובה של קדנס היא Tensilica NeuroEdge 130 – קו-מעבד ייעודי המתחבר ליחידת עיבוד נוירוני (NPU), ומספק את היכולת להרחיב, לעדכן ולחדש יכולות AI שלא ניתן היה לחזות מראש, וללא צורך בשדרוג חומרה יקר או בהחלפת מערכת קיימת.

הייחוד בטכנולוגיית NeuroEdge 130 טמון בגמישות העצומה שלה. הוא מותאם לביצוע פעולות חדשות בעולם ה-AI – פונקציות אקטיבציה מתקדמות, נרמולים, חישובים לא ליניאריים או אלגוריתמיקה שלא קיימת היום. כל אלו מתקבלים בעזרת תכנות פשוט המתממשק יישר ל-NPU, הכל תחת ממשק ניהול ותכנה אחוד שמאפשר הגדרה, בקרה ופיתוח קל ומהיר. המערכת חסכונית במיוחד: כ-30% פחות שטח שבב וכ-20% חיסכון בחשמל ביחס לפתרונות קודמים, ללא פגיעה בביצועים.

ה-NeuroEdge 130 עומד גם בדרישות בטיחות מחמירות כמו תקן ISO26262, ומאפשר יישום פשוט במערכות רכב, תעופה ורפואה, שם שמירה על תאימות וביטחון היא קריטית. ניתן לשלבו כקו-מעבד תומך ל-NPU או אפילו כממשק ראשי בארכיטקטורות מתקדמות, ובכך לאפשר עדכונים ויכולות נוספות לאורך חיי המערכת.

השורה התחתונה – קדנס מביאה פתרון גמיש, יעיל, מבוסס תוכנה בשלה, שמאפשר למערכות חומרה ארוכות-חיים להמשיך לרוץ בחזית החדשנות של עולם ה-AI, תוך שמירה על רמות בטיחות גבוהות ועמידות לדרישות עתידיות. זהו צעד משמעותי בבניית תשתית חומרה "עתידנית מוכנה", שכבר היום מאפשרת יישום חכם של דור האלגוריתמים הבא.

הפוסט קיידנס חושפת את Tensilica NeuroEdge 130 AI Co-Processor הופיע לראשונה ב-Chiportal.

בכנס ChipEx2025 שהתקיים בתל אביב, הציג ד"ר זיאד חנא, סגן נשיא בכיר ב-Cadence ומי שמוביל את תחום הבינה המלאכותית בחברה, את חזונה של קיידנס למהפכת העיצוב הבאה: מעבר מהנדסה קלאסית להנדסה מונחית AI באמצעות סוכנים סיליקוניים.

מול גל עצום של פרויקטים – המחסור בכוח אדם הופך לצוואר בקבוק

"חווינו בעבר גלים טכנולוגיים", פתח ד"ר חנא, "כעת מדובר בצונאמי." גידול חד בפרויקטים של עיצוב שבבים צפוי בשנים הקרובות, בעיקר עקב מעבר לארכיטקטורות ייעודיות לכל עומס עבודה. לדבריו, העלייה החדה בנפח ובמורכבות העיצובים יוצרת אתגר עצום – במיוחד לאור המחסור המתמשך במהנדסים מיומנים. גם האוניברסיטאות, לדבריו, אינן מצליחות להדביק את קצב הביקוש.

ממיליארדים לטריליונים – והצורך בקפיצה פרודוקטיבית חדשה

תחום השבבים צועד לעבר שוק של טריליון דולר, וביחד עם מערכות שלמות מדובר בשוק של 3 עד 5 טריליון דולר. כדי לעמוד בקצב, עברה התעשייה בעשורים האחרונים מהפכות של אוטומציה, הפשטה, מקביליות ומחזור – כל אחת מהן הביאה קפיצת פריון של פי עשרה. כעת, הבינה המלאכותית צפויה להביא את הקפיצה הבאה.

AI כבר כאן – וכבר בשימוש ברוב הפרויקטים

יותר מ-50% מפרויקטי השבבים המתקדמים בעולם כבר עושים שימוש בבינה מלאכותית. קיידנס עוקבת מקרוב אחרי התפתחות המודלים, ממודלים טקסטואליים ועד מודלים מרובי-מודל (Multimodal) המסוגלים לנתח תמונות, סרטונים ואודיו. לדברי חנא, הפלטפורמה שקיידנס פיתחה – JEDI (ראשי תיבות של Joint Enterprise Data & AI) – מאפשרת אינטגרציה של מודלים, כלי מחשוב עתירי ביצועים (GPU, TPU) ושרשראות מידע ארגוניות, עם דגש על פתיחות ואינטראופרטיביות עם פלטפורמות קיימות של לקוחות.

חמישה שלבים לאבולוציה של AI בעיצוב שבבים

1. AI אופטימיזציוני – שימוש במודלים של למידת מכונה (ML) לשיפור מנועי סימולציה, פריסה, אימות ועוד. נמצא בשימוש כבר חמש-שש שנים.
2. AI שיחתי – אינטראקציה עם הכלים בשפה טבעית במקום כתיבת סקריפטים. מייעל תהליכים מורכבים דרך ממשק שיחתי.
3. הסקה מורכבת – שימוש ב-AI לביצוע ניתוחים מורכבים כמו חישוב הספק של תא או בחירת מסלולי זמן קריטיים.
4. סוכנים אוטונומיים (Agentic AI) – כלים בעלי יכולת קבלת החלטות עצמאית בהתאם להקשר, הפועלים כשרשרת של סוכנים חכמים.
5. סוכן סיליקוני (Silicon Agent) – אבולוציה שלמה של מערכות שבהן סוכנים יודעים לתכנן, לבצע, ולהעריך בעצמם תוך שילוב AI, כלי עיצוב וממשק משתמש שיתופי.

הסוכן הסיליקוני – גוגל דסקטופ למהנדס שבבים

ד"ר חנא הדגים כיצד ניתן לעצב רכיב IP מלא בעזרת אינטראקציה שיחית בלבד. מהגדרת ממשק, דרך גנרציית קוד RTL, יצירת floorplan, ועד לסכמות ולסימולציות – הסוכן הסיליקוני מפעיל סוכני משנה בהתאם לשאילתות המשתמש. כל זאת בסביבת עבודה המשלבת קונטקסט הנדסי, מתודולוגיה, קוד וסקריפטים.

לדבריו, הוא עצמו עיצב רכיב IP שכלל כמיליון שערים תוך שש שעות עבודה ליליות בלבד – הישג שבעבר דרש שבועות.

קיידנס ישראל – במוקד הפיתוח של AI עולמי

ד"ר חנא חתם את הרצאתו בקריאה ברורה: "אנחנו כבר בתוך המהפכה הזו. לא מדובר בעתיד רחוק. הבינה המלאכותית תשלוט באופן שבו נבצע תכנון ואימות שבבים מעתה והלאה – ורבים מהפתרונות המובילים בעולם מפותחים ממש כאן, בישראל."

בסיום ההרצאה אמר ד"ר חנא: "כל מי שעדיין ספקן – לא מאוחר להצטרף. "המסע הזה רק החל, וההזדמנויות עצומות."

הפוסט קיידנס חושפת: מהפכת הסוכנים הסיליקוניים בעיצוב שבבים מונעי בינה מלאכותית הופיע לראשונה ב-Chiportal.