פורטל תעשיית השבבים בישראל מבית מגזין

פורטל תעשיית השבבים בישראל מבית מגזין

צ'יפורטל - פורטל של תעשית השבבים בישראל
חדשות מתעשיית השבבים בישראל

סינופסיס משיקה גרסה חדשה של IC Compiler II

PDFגרסת הדפסהדואר אלקטרוני
_
 

19 מתוך 20 חברות השבבים המובילות בשוק כבר משתמשות ב-IC Compiler II כפתרון ה- place-and-routeשלהן והתנופה של סינופסיס כמובילת השוק ממשיכה

סינופסיס (Nasdaq: SNPS) משיקה את IC Compiler II, מוצר הדגל של החברה עבור פתרונות ה-place-and-route. החברה ממשיכה את מגמת החדשנות, שאפשרה ליותר מ-100 לקוחות לעבוד על יותר מ-250 תכנונים ליצור, המקיפים כמה אלפי מודולים פיסיים (physical partitions). הגרסה החדשה, שזמינה באופן מיידי, כוללת מספר שיפורים טכנולוגיים משמעותיים המשפיעים ישירות על איכות התוצאות (QoR - Quality of Results) ומהירות השגת התוצאות (TTR – Time to Results), עבור יישומים מורכבים בעלי תלות קריטית בביצועים אלו.

הגרסה החדשה כוללת יכולות דוגמת automatic-placement-clustering, advanced-logic-structuring, אופטימיזציה מקבילית של שעון ונתונים ((clock and data – CCD ואלגוריתמים חדשים לחיסכון בהספק. שיפורים אלו, בנוסף לשיפורים באיכות התוצאות, הובילו את Graphcore, סטארט-אפ בריטי לאינטליגנציה מלאכותית, לאמץ את IC Compiler II כפלטפורמת המימוש שלו לתכנון השבב הראשון של החברה - מעבד ה-machine learning של החברה, שתופס שטח פיזי גדול מאד.

"אנחנו מתכננים מעבד מסוג חדש לחלוטין – יחידת עיבוד אינטליגנטית (IPU) שמיועדת לעזור ללקוחות להאיץ את הפיתוח של מוצרי ושירותי האינטליגנציה המלאכותית", אמר סיימון נוולס, ה-CTO של Graphcore. "יש לנו תכנון בהיקף גדול ביותר שנבנה מאפס ולכן איכות תוצאות מהירה וניתנת לחיזוי לאורך כל שלבי התכנון שלנו היא מפתח להצלחה שלנו. אנחנו מאמינים שהתשתית החזקה והטכנולוגיות המעולות של IC Compiler II יאפשרו לנו להשיג את המטרות שלנו ולהביא את המוצר שלנו לשוק בזמן".

הגרסה החדשה של IC Compiler II מספקת טכנולוגיות חשובות חדשות שמיועדות באופן ספציפי לשיפור איכות התוצאות QoR)), הזמן לתוצאות (TTR) והיכולת לאפשר ייצור בטכנולוגיות מתקדמות
וזעירות. יכולת אופטימיזציית ה-CCD (Clock and Data), טכנולוגיה חשובה לתכנונים עתירי ביצועים, שופרה באופן ניכר באמצעות מנוע חדש בעל יכולות multi-objective, המסוגל ליצור איזון בין מדדי התזמון, השטח וצריכת ההספק, תוך השפעה מזערית על זמן הריצה. ה-CCD השתפר בזכות טכנולוגיות חדשות שממוקדות באופן ספציפי בצמצום צריכת ההספק. טכנולוגיות אופטימיזציה אחרות שולבו הן בשלבים שלפני החיווט (ה-pre-route) והן בשלבים שאחרי החיווט (post-route) של התכנון. במהלך ה-pre-route, אופטימיזציה משופרת מבוססת global route מספקת שיפור ניכר בקורלציה בין תוצאות ה-pre-route לתוצאות ה-post-route, וכן מדדי QoR טובים יותר. בנוסף, אלגוריתם חזק ומתקדם של buffering עבור high fanout nets משפר את איכות התוצאות ברוב התכנונים המאתגרים. בשלב ה-post-route, שופר אלגוריתם האופטימיזציה באמצעות שתי טכנולוגיות חשובות חדשות: אופטימיזציה המונעת על ידי אלגוריתם ה-PBA (Path Based Analysis) ושיפורים חדשים באופטימיזציה המצמצמים זליגת הספק (leakage power).

בנוסף לאיכות התוצאות, הוכנסו לשימוש כמה טכנולוגיות חדשות במטרה להאיץ את זמני הריצה. לדוגמה, אלגוריתם ה-automatic placement clustering מספק מיקומים התחלתיים חכמים יותר המובילים לצמצום הצורך בריצות מצטברות נוספות. כתוצאה מכך, הוא מקצר את הזמן הנדרש להשגת placement אופטימלי. דוגמא אחרת היא טכנולוגיית ה-automatic max density שמגדירה אוטומטית את צפיפות ופיזור התאים במהלך ה-placement, מה שמספק רמה אופטימלית של אורך החוטים, תזמון (timing) וקלות החיווט (congestion).

"ה-IC Compiler II ביסס את עצמו במהירות כפתרון ה-place and route הנבחר עבור תכנונים עתירי ביצועים והאימוץ האחרון על ידי סטארט אפים חדשניים כמו Graphcore מדגים את המגמה הזו", אמר ססין גאזי (Sassine Ghazi), סגן נשיא בכיר ומנכ"ל משותף של ה-Design Group בסינופסיס. "שיפורים חשובים בטכנולוגיה בגרסה החדשה של IC Compiler II מתמקדים באספקה יעילה של איכות תוצאות עבור תכנונים שבהם יש חשיבות קריטית לביצועים. דבר זה עוזר ללקוחות שלנו להביא לשוק מוצרים יחודיים ומורכבים במהירות רבה יותר".

 

עוד בתחום תכנון אלקט

כתבות נוספות בתחום

‫תכנון אלק' (‪(EDA‬‬
סינופסיס משיקה את מעבדי ה-Superscalar ARC HS4x ליישומים משובצים בקצה העליון
ההסכם עם ARM יאפשר לצוותי התכנון לספק במהירות מוצרים לשוק באמצעות ניצול האופטימיזציה של העבודה ההדדית של ליבות המעבד וכלי ה-EDA
קרא עוד
‫תכנון אלק' (‪(EDA‬‬
השוק לייצור שבבי 7 ננומטר יעלה הילוך ב-2018
יצרני השבבים מתכוננים לייצור המוני של שבבי 7nm ב-2018, וגם לייצור של טכנולוגיות תהליכי 7nm באמצעות EUV (אולטרה- סגול קיצוני)
קרא עוד



תגובות (0)Add Comment
כתוב תגובה
 
 
יותר קטן | יותר גדול
 

security image
העתק תווים מוצגים


busy

שדרת הלוגואים

  • 1-Synopsys_Logo_HQ
  • 2-Umclogo
  • 3-EMC
  • 1
  • 5-Gary
  • 6-SIA
  • 7-muadon-shovevim
  • 8-Logo_Chipex
  • 9-Chiportal_logo_HR
  • 10-TAPEOUT_Logo
 
www.Deezee.co.il בניית אתרים בעצם גלישתכם באתר הכנם מסכימים לתנאי השימוש בו - לחצו כאן לקריאת תנאי השימוש - כל הזכויות שמורות Chiportal (c) 2010


CHIPORTAL RSS FEEDS
כל החדשות
מאמרים ומחקרים
מוצרים חדשים והודעות לעיתונות