המודל החדש מפשט את תהליך הווריפיקציה ומאיץ תכנון וייצור SoC לדור הבא של שרתים והתקנים ניידים
קיידנס דיזיין סיסטמס (Cadence) השיקה את ה- Cadence® Memory Modelעבור תקן LPDDR5. זהו מוצר VIP (IP לוריפיקציה) המאפשר למתכננים לוודא שתכנוני המערכות על-גבי שבב (SoCs) שלהם עומדים בתקן הממשק החדש של JEDEC, ושהם יכולים לפעול בצורה נכונה במערכת הכוללת את רכיבי הזיכרון עצמם. אימות של תכנון בעזרת מודל הזיכרון עבור LPDDR5 מצמצם את הסיכון ליצירת טעויות, חזרה על שלבים בתהליך התכנון ועיכוב הייצור, מה שמוביל למעבר מהיר יותר לשלב הייצור ולמוצר איכותי יותר.
ה-LPDDR5 הוא הדור הבא של DRAM דל הספק והוא מתוכנן להאיץ ביצועים, לשפר איכות אותות ולצמצם את הצורך בזמני "רענון". על פי התחזיות, יהיה המוצר בשימוש נרחב הן ביישומים ניידים והן ביישומי שרת.
בזכות הביצועים המשופרים עתידים טלפונים וטאבלטים ליהנות מביצועים ברמה של מחשבי לפטופ, בשעה ששרתי מרכזי הנתונים ישמרו על אותם ביצועים קיימים, אך יעשו זאת תוך צריכת אנרגיה נמוכה בהרבה.
| {loadposition content-related} |
