לטענת החברה, הפתרון מקצר את זמן בדיקות השבב לשליש מהקיים בתעשייה
קיידנס דיזיין סיסטמס (Cadence) הכריזה על ה-Modus Test Solution החדש המאפשר למהנדסי תכנון לקצר את זמן הבדיקות לשליש ממה שנדרש עד כה. קיצור הזמן עוזר לצמצם את עלות בדיקות הייצור ומגדיל את שולי הרווח בסיליקון.
הדור הבא של פתרון הבדיקות שפיתחה קיידנס, משלב ארכיטקטורה מודעת מבנה פיזי 2D Elastic Compression שעתידה להירשם כפטנט ומאפשרת יחסי דחיסה של יותר מפי 400 – זאת מבלי להשפיע על גודל התכנון או החיווט.
על מנת להתמודד עם אתגרי בדיקות תכן Modus Test Solution מכיל מספר יכולות חדשניות, בהן דחיסת דו-ממד: דחיסת SCAN במבנים לוגיים עם מודעות למבנה פיזי באופן רשתי דו-מימדי המשתרע לכל FloorPlan של הרכיב. בשיעורי דחיסה של פי מאה, אורך חיווט עבור דחיסת דו-ממד יכול להיות קטן עד פי 2.6 בהשוואה לזה של ארכיטקטורות דחיסת SCAN הקיימות היום בתעשייה. בנוסף, הפתרון מאפשר דחיסה גמישה: רגיסטרים המשובצים בלוגיקת הפריסה מאפשרים כיסוי כשלים גם בשיעורי דחיסה גבוהים פי 400 על ידי שליטה בסיביות קריטיות ברצף על פני מחזורי סריקה מרובים במהלך ATPG.
זאת ועוד, הפתרון מאפשר תמיכת אפיק בזיכרון משובץ: אפיק גישה משותף לבדיקתיות יכול להיות משולב לצורך ביצוע של תיכנות זכרון בתדר עבודה עבור בדיקות עצמיות מובנות (PMBIST) לגבי מספר זכרונות משובצים בליבות IP. אלגוריתם חדש לתיכנות בדיקות SRAM מבוסססי FinFET וכן עבור בטיחות רכבים נכללים אף הם ביכולת זו של קיידנס. הפתרון מציע סביבה עוצמתית ומשותפת לניפוי שגיאות ותשריטים: דרך חדשה להחדרה של יכולות DFT ושל ATPG, סביבה מאוחדת לכתיבת תשריטי TCL ולניפוי שגיאות אשר משותפת גם לפתרונות סנטזה Genus, יישום Innovus וסגירת תזמון של Tempus.
| {loadposition content-related} |
