TSMC חושפת טרנזיסטורים בטכנולוגיית Nanosheet ואינטל מציגה את גבולות הקצה של התקנים אלה

על פי TSMC, הטכנולוגיה החדשה מציעה שיפור של עד 15% במהירות או חיסכון של עד 30% בצריכת האנרגיה בהשוואה לטכנולוגיית N3 הקיימת, עם עלייה בצפיפות של כ-15%. "N2 היא פרי עבודה של יותר מארבע שנים," אמר ג'פרי יאפ, סגן נשיא למו"פ ב-TSMC

חברת TSMC חשפה את טכנולוגיית הטרנזיסטורים החדשה שלה בכנס הבינלאומי להתקני אלקטרוניקה (IEDM) שנערך בסן פרנסיסקו. מדובר בטכנולוגיית N2, או 2 ננומטר, שמציינת את המעבר הראשון של החברה לארכיטקטורה חדשה של טרנזיסטורים הנקראת נאנושיט (gate-all-around).

שיפור ביצועים והגדלת צפיפות

על פי TSMC, הטכנולוגיה החדשה מציעה שיפור של עד 15% במהירות או חיסכון של עד 30% בצריכת האנרגיה בהשוואה לטכנולוגיית N3 הקיימת, עם עלייה בצפיפות של כ-15%. "N2 היא פרי עבודה של יותר מארבע שנים," אמר ג'פרי יאפ, סגן נשיא למו"פ ב-TSMC.

טרנזיסטורי FinFET, המוכרים כיום, בנויים על סנפיר סיליקון אנכי. טרנזיסטורי נאנושיט, לעומת זאת, מורכבים מערימות של רצועות סיליקון צרות, מה שמאפשר שליטה טובה יותר בזרימת הזרם ואפשרויות עיצוב רחבות יותר.

טכנולוגיית Nanoflex של TSMC מאפשרת ייצור תאי לוגיקה מגוונים עם רוחבי נאנושיטים שונים על אותו שבב, דבר המספק גמישות עצומה בתכנון. לדוגמה, תאי לוגיקה צרים יכולים לשמש ללוגיקה כללית, בעוד תאים רחבים יותר יתאימו לליבות מעבד מהירות יותר.

פריצת דרך בזיכרון SRAM

אחד ההישגים המרכזיים של הטכנולוגיה החדשה הוא בשיפור בצפיפות תאי זיכרון SRAM, שהגיעו ל-38 מגהביט למילימטר רבוע – עלייה של 11% לעומת הדור הקודם. "SRAM קוצר את היתרונות המובנים של gate-all-around," ציין יאפ.

אינטל בוחנת את גבולות ה-Nanosheet

במקביל, אינטל הציגה בכנס כיצד ניתן להמשיך ולמזער את טרנזיסטורי הנאנושיט. אשיש אגרוואל מקבוצת המחקר של אינטל טען כי "נאנושיט היא חזית האחרונה של ארכיטקטורת הטרנזיסטורים," וכי מכשירים עתידיים כמו CFET שיגיעו באמצע שנות ה-2030 יהיו מבוססים על נאנושיטים.

אינטל הדגימה כי ניתן להקטין את אורך השער של הטרנזיסטור ל-6 ננומטר בלבד, באמצעות עיבוי רצועות הסיליקון ושימוש בחומרים חדשים. למרות זאת, המחקר מצביע על כך שהצורך להחליף את הסיליקון בחומרים דו-ממדיים, כמו מוליבדן דיסולפיד, עדיין רחוק.