מטרת הקורס
* הקורס מיועד לאנשי תוכנה ואלקטרוניקה המעונינים ברכישת ידע פרקטי תוך העמקת הידע התיאורי בתחום אימות השבבים (CHIP VERIFICATION).
* הקורס כולל לימוד, שימוש, התנסות ושליטה בכלים הנדרשים לפיתוח ולמימוש פרויקט וראיפיקציה במטרה להיות בטוח שה ASIC או ה FPGA מוכן לייצור ואין בו "באגים".
* הקורס מקנה בסיס נרחב להבנת הידע הנדרש לוריפיקאציית מעגלי VLSI
קהל היעד
מהנדסי והנדסאי אלקטרוניקה ותוכנה, ובוגרי מדעי מחשב עם רקע ב System Verilog המעוניינים לעבוד ולהתקדם בתחום של פיתוח ואימות מעגלי ASIC\FPGA.
מתכונת הלימודים
פעם בשבוע בערב (בין שעות 17:30-22:00) או בימי שישי (בין שעות 9:00-13:30).
משך הלימודים
כחודשיים
תוכנות וסביבת הלימודים
המשתתפים בקורס ישתמשו בתוכנה מהמובילות ביותר בתעשייה של פיתוח השבבים – VCS של חברת SYNOPSYS העובדת בסביבת LINUX\UNIX.
לצורך לימוד והתנסות ניתנת אפשרות להפעיל את כלי הפיתוח גם מהבית באמצעות קו אינטרנט רגיל. כמו כן קיימת אפשרות להתייעץ עם הסגל המקצועי דרך הפורומים.
קורס סילבוס
1. Introduction to the Modern Chip Verification methodology
System Verilog as Hardware Verification Language (HVL).2
Data Types-
Flow Control-
Interfaces-
OOP-
Randomization and Constraints-
Practice.3
Simulation tools-
System Verilog labs
| מעוניינים לקבל מידע נוסף או פרטים נוספים – השאירו את פרטיכם ונציגנו יחזור אליכם בהקדם |
| {loadposition content-related} |
