הצוות שפיתח את המעבד אומר שהמוטיבציה והיעדים שלהם מונעים מהרצון ליצור תכנון קטן ויעיל בשטח עם יכולות תכנון והרחבה ניתנות להתאמה אישית
קבוצה של מעריצים מציעים סט חדש של פקודות גרפיקה שמיועדות לעיבוד של גרפיקה תלת מימדית ומדיה. ההוראות החדשות האלה בנויות על סט הפקודות של וקטורי הבסיס של RISC-V. הם יוסיפו הוראות לסוגי נתונים חדשים שספציפיים לגרפיקה כמו הרחבות בשכבות ברוח של ארכיטקטורת סט ההוראות (ISA) הליבתית של RISC-V. וקטורים, מתמטיקה טרנסצנדנטית, פיקסל ומרקמים ופעולות חוצץ Z/Frame נתמכים. זאת יכולה להיות ISA ממוזגת בין מעבדים מרכזיים וגרפיים. הקבוצה קוראת לה RV64X כי ההוראות יהיו באורך של 64 ביט (32 ביט לא יספיקו לתמוך ב-ISA חזקה).
יש בעולם הרבה מעבדים גרפיים לבחירה, מדוע זה? בגלל, אומרת הקבוצה, שמעבדים גרפיים מסחריים פחות יעילים במילוי צרכים לא רגילים, כמו גזירת חרוט קטום תלת מימדית דו שלבית, HPC ניתן להתאמה (FFTs עם עומק ביטים שרירותי), SLAM חומרה. הם מאמינים ששיתוף פעולה יוצר תקנים גמישים, מפחית את המאמץ של 10 עד 20 שנות אדם שיהיה נחוץ אחרת, ויעזור בתיקוף הצולב כדי להימנע מטעויות.
הצוות אומר שהמוטיבציה והיעדים שלהם מונעים מהרצון ליצור תכנון קטן ויעיל בשטח עם יכולות תכנון והרחבה ניתנות להתאמה אישית. הוא יציע בָעלות על קניין רוחני ופיתוח שלו בְעלות נמוכה, ולא יתחרה במוצרים מסחריים. אפשר ליישם אותו במטרות FPGA ו-ASIC והוא יהיה חינם וקוד פתוח. התכנון הראשוני יהיה מיועד למיקרו בקרים עם הספק נמוך. הוא יהיה תואם Khronos Vulkan ועם הזמן יתמוך ב-APIs אחרים (OpenGL, DirectX ואחרים).
אם המטרה של קהילת ה-RISC-V היא לחקות את ספקי הקניין הרוחני כגון Arm ו-Imagination, אז נוכל לצפות לראות תכנוני DSP, ISP ו-DP. יש לפחות הצעה אחת ל-DSP פתוח, אולי אפשר יהיה להביא אותה לתוך קהילת ה-RISC-V.
יעברו לפחות שנתיים לפני שיהיו מימושי חומרה כלשהם. אחת המועמדות הכי הגיוניות לאמץ את התכנון הזה היא Xilinx, שמשתמשת עכשיו ב-Mali של Arm בתכנון של Zynq שלה. נצפה גם לראות כמה מימושים שיגיעו מסין.
