שיתוף פעולה עם Samsung Foundry ו-Arm נועד להקטין סיכון, להאיץ אימוץ צ׳יפלטים, ולספק נתיב עבודה מלא כולל תקני UCIe וכלי סימולציה ואמולציה
קיידנס (Cadence) הכריזה על אקוסיסטם חדש בשם Chiplet Spec-to-Packaged Parts – תהליך עבודה שמתחיל במפרט ומסתיים ב״חלקים ארוזים״ של צ׳יפלטים, במטרה לצמצם מורכבות הנדסית ולהאיץ זמן הגעה לשוק עבור לקוחות שמפתחים מערכות מבוססות צ׳יפלטים ליישומי בינה מלאכותית פיזית, מרכזי נתונים וחישוב עתיר־ביצועים (HPC). לפי החברה, האקוסיסטם מתבסס על שילוב של תכנון SoC, אוטומציה מונחת־מפרט, סטנדרטים לקישוריות die-to-die ומערך שותפים שיספקו רכיבי IP “מאומתים מראש” כדי להקטין סיכון בפרויקטים מורכבים.
בין שותפי ה-IP הראשונים שנכללים באקוסיסטם מציינת קיידנס את Arm, Arteris, eMemory, M31 Technology, Silicon Creations ו-Trilinear Technologies, לצד שותפת אנליזת הסיליקון proteanTecs. המיקוד הוא לא רק בכלי תכנון, אלא גם ביכולת “לחבר” צ׳יפלטים ממקורות שונים לארכיטקטורה אחת, תוך שמירה על תאימות תקנים והבטחת יכולת פעולה הדדית (interoperability).
למה צ׳יפלטים הפכו למילת מפתח ב-AI וב-HPC
במקום שבב יחיד עצום, ארכיטקטורות Multi-die וצ׳יפלטים מחלקות מערכת לשבבים קטנים יותר – למשל חישוב, קישוריות I/O, זיכרון או מאיצים ייעודיים – שמרכיבים יחד במארז מתקדם. השיטה הזו אמורה לאפשר גמישות בתכנון, שדרוג רכיבים בלי לתכנן הכול מחדש, ולעיתים גם שיפור בתפוקה (yield) ובהיבטי עלות, במיוחד כשמורכבות התהליך והמסכות עולה.
בהודעה נמסר כי דיוויד גלסקו (David Glasco), סגן נשיא בקבוצת הפתרונות החישוביים בקיידנס, הגדיר את המהלך כנקודת ציון בדרך שבה התעשייה בונה מערכות: “ארכיטקטורות Multi-die וארכיטקטורות מבוססות צ׳יפלט הופכות להיות יותר ויותר קריטיות… עם העלייה במורכבות תהליכי הפיתוח”, וציין שהרעיון הוא לספק ללקוחות נתיב אימוץ “בסיכון נמוך” באמצעות IP משולב ומאומת מראש בתוך אקוסיסטם שותפים.
אב־טיפוס סיליקון עם Samsung Foundry ותת־מערכת Arm Zena
כדי להפוך את ההבטחה לפרקטיקה, קיידנס הודיעה על שיתוף פעולה עם Samsung Foundry לייצור הדגמת אב־טיפוס מבוסס סיליקון של פלטפורמת Physical AI chiplet® של החברה. לפי ההודעה, ההדגמה תשלב מראש רכיבי IP של שותפים ותיבנה בתהליך SF5A של Samsung Foundry.
במקביל, קיידנס ו-Arm מרחיבות שיתוף פעולה ותשלבנה את תת־המערכת Arm® Zena™ Compute Subsystem (CSS) ונכסי IP נוספים כדי לחזק את פלטפורמת הצ׳יפלט ואת ה-Chiplet Framework. בחברה מציגים את Zena CSS כרכיב שיכול להתאים במיוחד לדרישות של edge AI “תובעני” – כלי רכב, רובוטיקה ורחפנים – שבהם ביצועים, יעילות אנרגטית ואמינות הם תנאי סף, ולא בונוס.
בהודעה מצוטט סוראז׳ גז׳נדרה (Suraj Gajendra), סגן נשיא מוצרים ופתרונות ביחידת “בינה מלאכותית פיזית” ב-Arm, שאמר כי העלייה בדרישות החישוביות ברכב וברובוטיקה מחייבת פתרונות סקלביליים עם יעילות גבוהה ואבטחה פונקציונלית כבר משלב התכנון, וכי שילוב Zena CSS בפלטפורמת קיידנס נועד “להאיץ את אימוץ הצ׳יפלט” ולהפחית את מורכבות הפיתוח.
גם סמסונג הדגישה את הזווית התעשייתית: טאיז׳ונג סונג (Taejoong Song), סגן נשיא לתכנון טכנולוגיית פאונדרי ב-Samsung Electronics, אמר כי השותפות אמורה “להמחיש” את המיצוב של SF5A ולסייע ללקוחות לבנות נתיבים אמינים לפתרונות סיליקון חדשניים ליישומי בינה מלאכותית פיזיים, כולל תכנון מתקדם לעולם הרכב.
סטנדרטים וכלי EDA: החיבור בין תכנון, אימות ואריזה
קיידנס מציגה את האקוסיסטם כתהליך end-to-end שמחבר בין אוטומציה מונחת־מפרט לבין זרימת EDA מלאה: סימולציה עם Xcelium™ Logic Simulation, אמולציה עם Palladium® Z3 Enterprise Emulation Platform, ותכנון פיזי עם משוב בזמן אמת שמכוון את שלבי ה-place-and-route כדי לקצר סבבי איטרציה.
במישור התקינה והקישוריות, ההודעה מדגישה תאימות לגישות מערכתיות של Arm ולכיוון עתידי של OCP Foundational Chiplet System, לצד שימוש ב-UCIe™ (Universal Chiplet Interconnect Express) של קיידנס לקישוריות die-to-die לפי תקן תעשייתי. במקביל מצוין “פורטפוליו פרוטוקולים” שמיועד להאיץ אינטגרציה של ממשקים מתקדמים, בהם LPDDR6/5X, DDR5-MRDIMM, PCI Express 7.0 ו-HBM4.
בשורה התחתונה, המסר של קיידנס הוא שהאתגר בצ׳יפלטים כבר לא רק “להנדס את החתיכות”, אלא לנהל אקוסיסטם שלם: לבחור IP, לוודא תאימות תקנים, לאמת בזמן סביר, ולהגיע לאריזה מתקדמת בלי ליפול על תקלות אינטגרציה בשלב מאוחר. אם המודל של “ממפרט עד אריזה” אכן יצליח להפוך חלק גדול מההחלטות והבדיקות לנתיב מוגדר מראש – הוא יכול לקצר פרויקטים ולהקטין אי־ודאות, בעיקר בשוק שבו חלונות הזדמנות ב-AI וב-HPC מתקצרים.
